

CONSTRUÇÃO DE UM VARIADOR DE FREQUÊNCIA

Jorge Constantino Duarte da Silva



Mestrado em Engenharia Eletrotécnica e de Computadores

Área de Especialização de Automação e Sistemas

Departamento de Engenharia Eletrotécnica

Instituto Superior de Engenharia do Porto

2013

Este relatório satisfaz, parcialmente, os requisitos que constam da Ficha de Disciplina de
Tese/Dissertação, do 2º ano, do Mestrado em Engenharia Electrotécnica e de
Computadores

Candidato: Jorge Constantino Duarte da Silva, N° 1080482, 1080482@isep.ipp.pt
Orientação científica: José Ricardo Teixeira Puga, jtp@isep.ipp.pt



Mestrado em Engenharia Electrotécnica e de Computadores

Área de Especialização de Automação e Sistemas

Departamento de Engenharia Electrotécnica

Instituto Superior de Engenharia do Porto

12 de Novembro de 2013

Agradecimentos

Ao Engº. Ricardo Puga, meu orientador, pela competência científica e acompanhamento do trabalho, pela disponibilidade e generosidade reveladas ao longo deste projeto, assim como pelas críticas, correções e sugestões relevantes feitas durante a orientação.

Ao Engº. Emanuel Lomba, técnico do DEE, pela sua disponibilidade em ajudar, a orientação e sugestões dada ao longo do desenvolvimento do projeto.

Ao Engº. Armando Ferreira pela crítica e sugestões relevantes feitas durante a realização do projeto. E também pela disponibilidade em emprestar os equipamentos para realização do projeto.

Ao Engº. Manuel Gericota por facultar documentos importantes para desenvolvimento do projeto.

De uma forma geral, aos Engenheiros de apoio ao ensino do DEE que sempre se mostraram disponíveis no atendimento para fornecimento de material para elaboração do projeto, bem como sugestões para elaboração deste.

A utilização do Laboratório de Metrologia do DEE disponibilizado pelo ISEP, o qual me permitiu o desenvolvimento do projeto e análise dos resultados.

Agradeço, de uma forma geral, a todas as pessoas que tiveram um papel importante na realização do projeto.

Resumo

A dificuldade de controlo de um motor de indução, bem como o armazenamento de energia CC e posterior utilização como energia alternada promoveram o desenvolvimento de variadores de frequência e inversores. Assim, como projeto de tese de mestrado em Automação e Sistemas surge o desenvolvimento de um variador de frequência.

Para elaboração do variador de frequência efetuou-se um estudo sobre as técnicas de modulação utilizadas nos inversores. A técnica escolhida e utilizada é a Sinusoidal Pulse Width Modulation (SPWM). Esta técnica baseia-se na modelação por largura de impulso (PWM), o qual é formado por comparação de um sinal de referência com um sinal de portadora de elevada frequência. Por sua vez, a topologia escolhida para o inversor corresponde a um Voltage Source Inverter (VSI) de ponte trifásica completa a três terminais. O desenvolvimento da técnica de modulação SPWM levou ao desenvolvimento de um modelo de simulação em SIMULINK, o qual permitiu retirar conclusões sobre os resultados obtidos.

Na fase de implementação, foram desenvolvidas placas para o funcionamento do variador de frequência. Assim, numa fase inicial foi desenvolvida a placa de controlo, a qual contém a unidade de processamento e que é responsável pela atuação de *Insulated Gate Bipolar Transistors* (IGBTs). Para além disso, foi desenvolvida uma placa para proteção dos IGBTs (evitando condução simultânea no mesmo terminal) e uma placa de fontes isoladas para alimentação dos circuitos e para atuação dos IGBTs. Ainda, foi desenvolvida a técnica de SPWM em *software* para a unidade de controlo e finalmente foi desenvolvida uma interface gráfica para interação com o utilizador.

A validação do projeto foi conseguida através da variação da velocidade do motor de indução trifásico. Para isso, este foi colocado a funcionar a diversas frequências de funcionamento e a diferentes amplitudes. Para além disso, o seu funcionamento foi também validado utilizando uma carga trifásica equilibrada de 3 lâmpadas de forma a ser visualizada a variação de frequência e variação de amplitude.

Palavras-Chave

Variador de frequência, SPWM, SIMULINK, VSI, topologia de ponte trifásica completa

Abstract

The difficulty of control of an induction motor and DC energy storage and subsequent use as AC energy promoted the development of variable frequency drives (inverters). Thus, as project of master's thesis in Automation and Systems arose the development of a frequency inverter.

For the development of a frequency inverter was made a study of modulation techniques used in inverters. The technique used and chosen was the Sinusoidal Pulse Width Modulation (SPWM). This technique is based on the use of Pulse Width Modulation (PWM), which is generated by comparing the reference signal with a high frequency carrier signal. In turn, the chosen topology for the inverter was the Voltage Source Inverter (VSI) and the complete three-phase bridge with three terminals. The development of SPWM modulation technique led to the development of a SIMULINK simulation model, which allowed taking conclusions about the results.

In the implementation phase was developed boards for the operation of the frequency inverter. Thus, initially was developed the control board that contains the processing unit and is responsible for the actuation of Insulated Gate Bipolar Transistors (IGBTs). In addition, a board was developed for protection of IGBTs (avoiding simultaneous conduction in the same terminal), and another board was developed to supply circuit boards and gates of IGBTs. Moreover, the SPWM technique *software* was developed to the control unit and finally it was developed a graphical interface for interaction with the user.

The validation of the project was achieved by varying the speed of a three phase induction motor. To this end, the motor was placed operating at various frequencies and different amplitudes. In addition, the operation has also been validated using balanced three-phase load lamps so as frequency and amplitude variation would be visually seen.

Keywords

Variable frequency drives, SPWM, SIMULINK, VSI, three-phase inverter topology

Índice

Agradecimentos	i
Resumo	iii
Abstract	v
Índice	vii
Índice de Figuras	ix
Índice de Tabelas	xv
Acrónimos	xvii
1. Introdução.....	1
1.1. CONTEXTUALIZAÇÃO	2
1.2. OBJETIVOS	3
1.3. ORGANIZAÇÃO DO RELATÓRIO	3
2. Inversores e Aplicações.....	5
2.1. INVERSOR E VARIADOR DE FREQUÊNCIA	5
2.2. TOPOLOGIAS DOS INVERSORES NA LITERATURA	8
2.3. APLICAÇÕES E CARACTERÍSTICAS DOS VARIADORES DE FREQUÊNCIA	15
3. Técnicas de Modulação e Harmónicos Gerados.....	39
3.1. PWM SINUSOIDAL	41
3.2. ZERO SEQUENCE SIGNAL - PWM	45
3.3. MÉTODO DE PWM BASEADO NUMA PORTADORA PARA VSI TRIFÁSICOS DE 4 TERMINAIS	52
3.4. ELIMINAÇÃO SELETIVA DE HARMÓNICOS EM VSIS TRIFÁSICOS	55
3.5. TÉCNICA DE MODULAÇÃO UTILIZANDO HISTERESE	58
3.6. MODULAÇÃO NO ESPAÇO VETORIAL	61
3.7. ANÁLISE HARMÓNICA	70
4. Caraterísticas dos IGBTs e Circuitos de Proteção.....	75
4.1. CARACTERÍSTICAS DOS IGBTs.....	76
4.2. CIRCUITOS DE <i>SNUBBER</i> NOS INVERSORES	80
4.3. PROTEÇÃO DE CURTO CIRCUITOS	86
4.4. FILTROS NOS INVERSORES	90
4.5. COMUTAÇÃO SUAVE NOS INVERSORES	93
5. Arquitetura, Partição e Opções.....	99
5.1. ARQUITETURA	99
5.2. PARTIÇÃO EM <i>HARDWARE</i> E <i>SOFTWARE</i>	101

5.3.	OPÇÕES DE <i>SOFTWARE</i>	101
5.4.	OPÇÕES DE <i>HARDWARE</i>	105
6.	Simulações	107
6.1.	DETERMINAÇÃO DOS PARÂMETROS DO MOTOR	108
6.2.	PROJEÇÃO DO FILTRO	112
6.3.	CIRCUITO DE <i>SUBBER</i>	114
6.4.	PROJETO DE SIMULINK PARA SIMULAÇÃO DA TÉCNICA DE MODULAÇÃO SPWM	115
6.5.	RESULTADO DAS SIMULAÇÕES	122
7.	Implementação	133
7.1.	PROJETO DE <i>HARDWARE</i>	134
7.2.	DESENVOLVIMENTO DE <i>SOFTWARE</i>	144
7.3.	<i>SOFTWARE</i> PARA INTERFACE COM UTILIZADOR	153
8.	Resultados Obtidos e Análise.....	157
8.1.	DEFINIÇÃO DE TEMPO MORTO E CIRCUITO DE <i>SNUBBER</i>	158
8.2.	FORMAS DE ONDA OBTIDAS À SAÍDA DO INVERSOR	160
9.	Conclusões e Perspetivas Futuras.....	177
	Referências Documentais.....	181
	Apêndice A. Resultados dos ensaios económicos com separação de perdas para o motor trifásico – ensaio em vazio.....	185
	Apêndice B. Resultados dos ensaios económicos com separação de perdas para o motor trifásico – ensaio com rotor travado	189
	Anexo A. Ilustração dos harmónicos obtidos para tensão de fase e composta para frequência de 70 Hz.....	191

Índice de Figuras

Figura 1.	Diagrama de blocos do conversor CC-CA	6
Figura 2.	Diagrama de relações de inversores	7
Figura 3.	Esquema de topologia em meia ponte	9
Figura 4.	Topologia em ponte H.....	10
Figura 5.	Topologia trifásica.....	11
Figura 6.	Topologia trifásica com dois condensadores na ligação CC	13
Figura 7.	Topologia três fases quatro fios.....	14
Figura 8.	Topologia trifásica de quatro terminais.....	14
Figura 9.	Esquema típico de uma UPS <i>ON-LINE</i>	16
Figura 10.	UPS <i>on-line</i> de topologia de meia ponte	17
Figura 11.	UPS <i>on-line</i> de topologia trifásica.....	17
Figura 12.	Diagrama de blocos típico para sistemas de UPS <i>off-line</i>	18
Figura 13.	Diagrama de blocos da UPS em <i>Line-Interactive</i>	19
Figura 14.	Esquema de ligações de uma máquina de lavar	20
Figura 15.	Diagrama de blocos de sistema fotovoltaico	21
Figura 16.	Representação da topologia em ponte completa	22
Figura 17.	Representação da topologia em meia ponte	22
Figura 18.	Representação da topologia em ponte completa com conversor Flyback	23
Figura 19.	Representação da topologia em meia ponte com conversor Boost	24
Figura 20.	Conversor CC-CA utilizado no metro do Porto	25
Figura 21.	Inversores monofásicos que formam uma estrutura trifásica	28
Figura 22.	Topologia de inversor trifásico com ponto neutro ou NPC.....	28
Figura 23.	Diagrama de blocos do Compensador Paralelo.....	29
Figura 24.	Diagrama de blocos da unidade de controlo STATCOM	30
Figura 25.	Diagrama de Blocos do compensador Série.....	31
Figura 26.	Diagrama de blocos de um Compensador Série – Paralelo.....	32
Figura 27.	Diagrama de Blocos do compensador Série-Série	33
Figura 28.	Filtro Ativo Série.....	35
Figura 29.	Filtro Ativo Paralelo.....	35
Figura 30.	Filtro Ativo Híbrido	35
Figura 31.	PQFI da ABB	36
Figura 32.	Camiões alimentado por linhas aéreas	36
Figura 33.	Diagrama de blocos de interface dos camiões com as linhas aéreas	37
Figura 34.	Diagrama de blocos de alimentação dos motores de um camião	38

Figura 35.	PWM Bipolar	40
Figura 36.	PWM Unipolar	40
Figura 37.	Modulação SPWM	41
Figura 38.	Modulação SPWM para topologia trifásica.....	43
Figura 39.	Diagrama de comparadores para topologia de meia-ponte e trifásica.....	44
Figura 40.	Ilustração e comparação da utilização de uma portadora triangular e de dente de serra	45
Figura 41.	Diagrama de Blocos da técnica de injeção de ZSS	46
Figura 42.	Sinal de Sequencia Zero do método GDPWM com ψ variável.....	50
Figura 43.	Diagrama de blocos do método exemplo	51
Figura 44.	Tensões de referência	51
Figura 45.	Tensões de referência com injeção do sinal de sequência Zero	51
Figura 46.	Diagrama de blocos para VSI trifásico de quatro terminais	53
Figura 47.	Ilustração das formas de onda obtidas, ângulos de disparo e espectro de harmônicos ..	56
Figura 48.	Ilustração da relação do índice de modulação com o ângulo comutação	57
Figura 49.	Ilustração da Técnica de Conversão de Ângulo para Tempo	58
Figura 50.	Diagrama de blocos da técnica de modulação por histerese.....	58
Figura 51.	Técnica de modulação de histerese por controlo de corrente de banda fixa e PWM gerado	59
Figura 52.	Técnica de modulação de histerese de banda sinusoidal	61
Figura 53.	Representação do espaço vetorial gerado pelo VSI trifásico.....	63
Figura 54.	Princípio de funcionamento para um setor k genérico	64
Figura 55.	Ilustração da sequência de impulsos gerados pelo método SVPWM no Setor Ímpar e Par	65
Figura 56.	Ilustração da transição entre setor 1 e setor 2	66
Figura 57.	Sequência descontínua de SVPWM: (a) Setor Ímpar, (b) Setor Par e (c) transição do setor 1 para setor 2.....	67
Figura 58.	Sequência descontínua de SVPWM: (a) para setor ímpar, (b) para a sequência par e (c) exemplo da transição de 6 para 1	68
Figura 59.	Ilustração das formas de Onda de corrente e tensão do método de SVPWM descontínuo.....	68
Figura 60.	Espectro de frequências normalizadas da tensão linha e da corrente na ligação CC .	72
Figura 61.	Espectro de frequências normalizadas da tensão linha e da corrente na ligação CC .	73
Figura 62.	Espectros de frequência normalizada da tensão de linha e da corrente da ligação CC pelo método SVPWM	74
Figura 63.	Ilustração da estrutura base do IGBT e esquema elétrico equivalente	76
Figura 64.	Circuito de indutância grampeada para análise de ativação do IGBT	77
Figura 65.	Formas de onda no IGBT na ativação	78

Figura 66.	Formas de onda no IGBT na desativação.....	79
Figura 67.	Circuito de <i>Snubber</i> RC	81
Figura 68.	Circuito de <i>Snubber</i> RCD	82
Figura 69.	Circuito de <i>Snubber</i> RCD grampeado.....	83
Figura 70.	Circuito de <i>Snubber</i> C	85
Figura 71.	Circuito de Senubber RCD.....	85
Figura 72.	Ilustração da capacidade de resistir ao curto-circuito do IGBT	87
Figura 73.	Esquema de inversor trifásico com sensores de sobre corrente	88
Figura 74.	Circuito de Controlo de Curto-circuito	89
Figura 75.	Ilustração de um Filtro L.....	91
Figura 76.	Ilustração de um filtro LC	92
Figura 77.	Ilustração de um filtro LCL.....	93
Figura 78.	Topologia ZVZCS – ARCP num inversor trifásico	94
Figura 79.	Topologia ZVZCS - ARDCL num inversor trifásico.....	95
Figura 80.	Formas de onda dos estados de funcionamento e sinais de gate	97
Figura 81.	Estados de funcionamento do circuito de comutação ZVZCS	98
Figura 82.	Diagrama de blocos da arquitetura do sistema	100
Figura 83.	Portadora Triangular – PWM UP/DOWN	102
Figura 84.	Fluxograma do funcionamento On-line da técnica SPWM.....	102
Figura 85.	Fluxograma do funcionamento off-line da técnica SPWM.....	103
Figura 86.	Fluxograma de deteção de sobretensão	104
Figura 87.	Esquema equivalente simplificado do motor trifásico	108
Figura 88.	Esquema equivalente para ensaio em vazio	109
Figura 89.	Esquema equivalente do ensaio com rotor travado	110
Figura 90.	Esquema equivalente simplificado do ensaio com rotor travado	110
Figura 91.	Esquema elétrico equivalente simplificado com elementos determinados	111
Figura 92.	Circuito de carga para efeitos de simulação	111
Figura 93.	Filtro LC com parâmetros determinados.....	112
Figura 94.	Diagrama de bode para o filtro projetado.....	113
Figura 95.	Ilustração da carga total do Inversor	113
Figura 96.	Diagrama de bode para a carga do inversor	114
Figura 97.	Diagrama de blocos de SIMULINK para simulação do SPWM.....	116
Figura 98.	Diagrama de blocos para geração de sinais para a gate dos IGBTs	117
Figura 99.	Ilustração do funcionamento do bloco relacional.....	118
Figura 100.	Implementação de Tempo Morto	119
Figura 101.	Diagrama do inversor trifásico de ponte completa.....	120
Figura 102.	Diagrama de blocos do subsistema Controlo de Monitorização	121
Figura 103.	Diagrama de blocos do subsistema Tensões de Linha e Tensões de Fase	121
Figura 104.	Ilustração da geração de impulsos em relação ao sinal de referência	122

Figura 105.	Ilustração das tensões à saída do inversor: a) tensão de fase ; b) tensão de linha ..	123
Figura 106.	Ilustração da corrente na carga: a) forma de onda de corrente; b) harmónicos da onda de corrente	124
Figura 107.	Ilustração das tensões de fase a 1 Hz: a) para $m_a=1$; b) para $m_a=0.1$	125
Figura 108.	Espetro de frequências dos sinais obtidos para frequência de 1 Hz: a) para $m_a=1$; b) para $m_a=0.1$	126
Figura 109.	Ilustração das tensões de fase a 70 Hz: a) para $m_a=1$; b) para $m_a=0.1$	127
Figura 110.	Espetro de frequências dos sinais obtidos para frequência de 70 Hz: a) para $m_a=1$; b) para $m_a=0.1$	127
Figura 111.	Ilustração da tensão de linha: a) forma de onda; b) espectro de frequências	128
Figura 112.	Ilustração da corrente na carga: a) forma de onda; b) espectro de frequências da corrente	129
Figura 113.	Ilustração para frequência de portadora de 1890 Hz: a) Tensão de Fase; b) espectro de frequência da tensão de fase	130
Figura 114.	Ilustração da corrente na carga para $m_f = 27$: a) forma de onda, b) espectro de frequência	131
Figura 115.	Esquema elétrico da placa de controlo	136
Figura 116.	Esquema elétrico da placa de proteção dos IGBTs	137
Figura 117.	Esquema de ligações do CI 7400.....	138
Figura 118.	Esquema elétrico do IC FOD3180	139
Figura 119.	Ilustração da ligação de uma tensão VGE aos IGBTs superiores	140
Figura 120.	Esquema de fonte de alimentação Isolada.....	141
Figura 121.	Placa para leitura da tensão no barramento CC.....	141
Figura 122.	Ilustração do pinout o CI DCP020515DP	142
Figura 123.	Ilustração do sensor LV25-P [31].....	142
Figura 124.	Fluxograma para determinar <i>duty cycles</i> de PWM.....	147
Figura 125.	Fluxograma da interrupção de receção da USART	148
Figura 126.	Fluxograma para tratamento de dados recebidos pela porta série	149
Figura 127.	Fluxograma que descreve a rampa de aceleração total.....	151
Figura 128.	Fluxograma da função “ <i>inverte_rot</i> ”	152
Figura 129.	Fluxograma para deteção de sobretensão	153
Figura 130.	Interface gráfica – aba “COM. RS232”	154
Figura 131.	Interface gráfico – aba “Controlo de Amplitude & Frequência”	155
Figura 132.	Ilustração da utilização de um tempo morto entre a comutação.....	158
Figura 133.	Tensão VCE aos terminais do IGBT quando é desligado sem circuito de <i>snubber</i>	159
Figura 134.	Tensão VCE aos terminais do IGBT quando é desligado com circuito de <i>snubber</i>	159
Figura 135.	Tensão de fase com terminal de neutro de 0 V.....	161

Figura 136.	Resultados obtidos sem filtro e com $ma=1$: a) tensão de fase para 1 Hz; b) tensão de fase para 70 Hz; c) e e) espectro de frequências para 1 Hz; d) e f) espectro de frequências para 70 Hz	162
Figura 137.	Tensão de linha para 70 Hz e $ma=1$	163
Figura 138.	Espectro de frequências da tensão de linha para a frequência de 70 Hz e $ma=1$	163
Figura 139.	Ilustração da corrente na carga para 70 Hz e $ma=1$	164
Figura 140.	Espectro de frequências para forma de onda de corrente	165
Figura 141.	Tensões de fase para 1 Hz: a) $ma=0.1$; b) $ma=1$; c) espectro de frequências para $ma=0.1$; d) espectro de frequências para $ma=1$	167
Figura 142.	Harmônicos de maior amplitude para tensão de fase a 1 Hz com $ma=1$	168
Figura 143.	Tensão de linha: a) Forma de onda; b) espectro de frequências	169
Figura 144.	Harmônicos de maior amplitude para tensão de linha a 1 Hz com $ma=1$	169
Figura 145.	Tensão de fase para 70 Hz: a) para $ma=0.1$; b) para $ma=1$; c) espectro de frequências para $ma=0.1$; d) espectro de frequências para $ma=1$	171
Figura 146.	Tensão de linha: a) forma de onda; b) espectro de frequência	172
Figura 147.	Sistema trifásico de tensões de fase	173
Figura 148.	Tensão de fase para 70 Hz e $ma=1$	173
Figura 149.	Forma de Onda de Corrente a 70 Hz e $ma=1$	174
Figura 150.	Espectro da forma de onda de corrente	174
Figura 151.	Gráfico de ralação $P0'$ com $U2$ para determinação de perdas	187
Figura 152.	Gráfico de ralação $P0'$ com U para determinação de perdas	187
Figura 153.	Espectros de frequência para sinal de frequência de 70 Hz: a) tensão de fase para $ma=0.1$; b) tensão de fase para $ma=1$; c) tensão de linha para $ma=1$	191

Índice de Tabelas

Tabela 1	Tabela de estados de condução para topologia de meia ponte	9
Tabela 2	Estados de comutação da topologia em ponte H	11
Tabela 3	Estados de condução topologia trifásica	12
Tabela 4	Estados de comutação para inversor em meia ponte a três níveis de tensão	23
Tabela 5	Representação dos vetores ativos e não ativos no plano complexo α - β	69
Tabela 6	Exemplos de Curto-Circuito.....	87
Tabela 7	Características da localização do sensor	89
Tabela 8	Especificações da tabela de Características do motor	109
Tabela 9	Microcontroladores para desenvolvimento do Inversor	135
Tabela 10	Tabela de Verdade para circuito de proteção dos IGBTs.....	138
Tabela 11	Resultados à tensão nominal	185
Tabela 12	Resultados para ensaio em vazio.....	186
Tabela 13	Resultados Com Rotor Travado	189

Acrónimos

ARCP	–	Auxiliary Resonant Circuit Particular
ARDCL	–	Auxiliary Resonant DC Link
CA	–	Corrente Alternada
CC	–	Corrente Contínua
CI	–	Circuito Integrado
CSI	–	Current Source Inverter
DHT	–	Distorção Harmónica Total
DPWM	–	Discontinuous Pulse Width Modulation
DSP	–	Digital Signal Processor
DTC	–	Direct Torque Control
ESR	–	Equivalent Series Resistance
FACTS	–	Flexible AC Transmission Systems
GTO	–	Gate Turn Off Thyristor
HiGT	–	High-Conductivity IGBT
IEGT	–	Injection Enhancement IGBT
IGBT	–	Isolated-Gate Bipolar Transistor
IGCT	–	Integrated Gate Commutated Thyristor
IPFC	–	Interline Power Flow Control

MOSFET	– metal–oxide–semiconductor field-effect transistor
NPC	– Neutral Point Clamped
PCB	– Printed Circuit Board
PLL	– Phase-Locked Loop
PWM	– Pulse Width Modulation
SHE	– Selective Harmonic Elimination
SPWM	– Sinusoidal PWM
SSSC	– Static Synchronous Serie Compensator
STATCOM	– Static Synchronous Compensator
SVPWM	– Space Vector Pulse Width Modulation
UPFC	– Unified Power Flow Controller
UPS	– Uninterruptible Power Supply
VSI	– Voltage Source Inverter
ZCS	– Zero Current Switching
ZSS-PWM	– Zero Signal Sequence -PWM
ZVS	– Zero Voltage Switching

1. INTRODUÇÃO

O controlo da velocidade dos motores CA assíncronos de indução foi um obstáculo ao longo de vários anos. Apesar de alguns métodos utilizados para o controlo de velocidade destes motores, como exemplos a utilização de um reóstato rotórico e o controlo através da tensão aplicada ao estator, estes não se demonstraram eficientes e apresentavam um intervalo pequeno de velocidades controláveis.

Para além disso, a necessidade de armazenamento de energia elétrica foi sempre um grande problema para a humanidade. A descoberta e utilização de baterias permitiu resolver este problema, no entanto estas apenas permitem alimentar cargas preparadas para tensão contínua e algumas cargas de tensão alternada (e.g. lâmpadas). Devido ao facto da maioria dos equipamentos utilizados numa habitação serem alimentados com tensão alternada, a utilização da bateria para alimentar estes equipamentos torna-se impraticável. Assim, de forma a alimentar cargas vitais CA no caso de falha de energia elétrica da rede, é extremamente importante a conversão da tensão contínua armazenada em tensão alternada.

Os dispositivos de eletrónica de potência surgiram por volta de 1920 e sua maior evolução foi conseguida na década de 50 (década em que surgiram os tirístores). Após esta década iniciou-se uma grande evolução tecnológica da eletrónica de potência e em 1980 e

inícios da década de 90 surgiram os IGBTs. Este último sofreu algumas alterações e atualmente são os dispositivos mais utilizados nos conversores de tensão contínua para alternada.

Com o surgir da eletrônica de potência foi possível resolver os problemas descritos acima. O controle de velocidade dos motores de indução foi conseguido através da variação de frequência e amplitude e isto permitiu alargar o intervalo de velocidades controláveis e aumentar a eficiência do controle de velocidade. Por sua vez, o armazenamento de energia contínua, com objetivo de ser aplicada a uma carga preparada para tensão alternada (e.g. motores de indução), tornou-se praticável devido à utilização de conversores de tensão contínua para tensão alternada (e.g. UPS).

Hoje em dia, a utilização da eletrônica de potência encontra-se aplicada em diversos sistemas e de variadas formas. Esta não é só aplicada para realização de variadores de frequência, no entanto este tema será mais abordado devido ao objetivo principal do projeto.

1.1. CONTEXTUALIZAÇÃO

Este projeto surge como tese/dissertação com objetivo de terminar o ciclo de estudos desenvolvidos ao longo dos últimos 5 anos. Da lista de projetos propostos pelos vários professores a escolha do projeto direcionou-se para a área de eletrônica de potência.

O desejo e curiosidade de realizar um trabalho no âmbito de eletrônica de potência baseado na construção de um variador de frequência levaram à escolha deste projeto. Para além disso este projeto vem possibilitar a aplicação de conhecimentos teóricos já adquiridos na unidade curricular de eletrônica de potência e, adicionalmente, possibilitar o desenvolvimento de conhecimentos e competências nesta área.

Dados os conhecimentos teóricos já obtidos e devido à pouca experiência e conhecimentos práticos sobre implementação deste tipo de tecnologias, foi natural a proposta para implementação.

1.2. OBJETIVOS

O objetivo principal deste projeto é a construção de um variador de frequência, no entanto, dada a sua complexidade inerente a este objetivo, sentiu-se a necessidade de o subdividir em múltiplas tarefas de realização mais simples, tais como:

- Investigação de aplicações dos inversores,
- Estudo dos métodos para criação do variador de frequência,
- Simulação e depuração de técnica de modulação,
- Implementação do variador através de uma das técnicas estudadas,
- Desenvolvimento da interface com o utilizador, e
- Teste, Análise e Validação dos resultados.

1.3. ORGANIZAÇÃO DO RELATÓRIO

No Capítulo 1, intitulado de Introdução, pretende-se fazer, tal como o nome indica, uma introdução ao projeto desenvolvido. Sendo assim, faz-se o enquadramento e um breve resumo do projeto desenvolvido. Ainda também, neste capítulo, são definidos os objectivos a atingir e, por fim, é apresentado de forma resumida o que é referido em cada capítulo.

O Capítulo 2, intitulado de “Inversores e Aplicações”, consiste na descrição de algumas das topologias mais utilizadas para desenvolvimento dos inversores bem como na apresentação de alguns exemplos de aplicações.

No Capítulo 3, intitulado de “Técnicas de Modulação e Harmónicos Gerados”, são apresentadas algumas das técnicas utilizadas para desenvolvimento dos inversores. Este capítulo inicia-se pela técnica de modulação de PWM sinusoidal, faz uma descrição da técnica de ZSS-PWM, SHE e método de histerese, apresenta técnicas de utilização de 4 terminais (três fases mais neutro) e termina com a técnica de SVPWM. Por fim, neste capítulo são apresentados os harmónicos padrão correspondentes a algumas das técnicas de modulação estudadas.

No Capítulo 4, intitulado de “Características dos IGBTs e Circuitos de Proteção”, são apresentadas as características dos IGBTs ao ligar e ao desligar. Para além disso, são apresentados os circuitos de *snubbers* na utilização de dispositivos de chaveamento de potência e os mais indicados para utilização nos inversores. Ainda neste capítulo, são apresentadas circuitos para proteção dos IGBTs, filtros utilizados nos inversores e por fim

é apresentada a técnica Zero Voltage Zero Current Switching (ZVZCS) de atuação dos IGBTs.

No capítulo 5, intitulado de “Arquitetura, Partição e Opções”, pretende-se fazer uma descrição em alto nível do sistema que se pretende implementar. Sendo assim, neste capítulo é apresentado um diagrama de blocos que descreve a arquitetura do sistema. Para além disso, neste capítulo são apresentados as partições em *software* e *hardware* e finalmente são apresentadas as opções tomadas para desenvolvimento em *software* e em *hardware*.

No capítulo 6, intitulado de “Simulações”, numa fase inicial são projetados alguns dos circuito inerentes ao funcionamento do inversor, sendo eles a projeção do filtro e projeção do circuito de *snubber*. Para além disso, é efetuado um estudo do motor de forma a obter um circuito equivalente, o qual é utilizado como carga para simulação do variador de frequência. Após isto, é apresentado o diagrama de blocos, desenvolvido em SIMULINK, para realizar as simulações e por fim, são apresentados os resultados das simulações efetuadas.

No capítulo 7, intitulado de “Implementação”, tal como o nome indica é a fase que descreve os desenvolvimentos efetuados. Neste capítulo são apresentados os desenvolvimentos de *hardware* e de *software*.

No capítulo 8, intitulado de “Resultados Obtidos e Análise”, inicialmente é feita uma análise do estabelecimento do *dead time* e do funcionamento do circuito de *snubber*. Posteriormente são apresentados os resultados do funcionamento do inversor sem e com a utilização do filtro.

No último capítulo, intitulado de “Conclusões e Perspetivas Futuras”, são reunidas as principais conclusões e perspetivados futuros desenvolvimentos.

2. INVERSORES E APLICAÇÕES

Após a introdução do projeto a desenvolver, descrito no capítulo 1, neste capítulo, dada a falta de informação da utilização dos variadores de frequência, são apresentadas algumas das aplicações bem como as topologias mais comuns na literatura. Desta forma, na fase inicial, o presente capítulo faz introdução aos inversores e aos variadores de frequência, posteriormente são apresentadas as topologias mais utilizadas nos inversores e por fim são detalhadas algumas aplicações dos variadores de frequência.

2.1. INVERSOR E VARIADOR DE FREQUÊNCIA

Os conversores de potência estática que transformam tensões e correntes contínuas para formas de onda CA são conhecidos como inversores. A sua principal função é gerar uma forma de onda de saída CA comutada a partir de uma ou várias fontes CC. Os variadores de frequência para além de possuir a capacidade dos inversores permitem também o ajuste de fase, frequência e amplitude da componente fundamental para satisfazer as necessidades de uma aplicação em particular. Na Figura 1 está representado um diagrama de blocos que descreve a função do inversor para uma variável contínua, x_{CC} , a qual pode ser tensão ou corrente.




Figura 1. Diagrama de blocos do conversor CC-CA

Nesta figura, A_{CC} é uma tensão fixa, enquanto que A_{CA} , f , e θ representam, respetivamente, a amplitude, a frequência e a fase ajustáveis da componente fundamental da variável alternada ($x_{CA1}\{f_1\}$). Esta conversão é atingida por um controlo adequado (conhecido como modulação) dos interruptores que interligam a fonte CC à carga CA utilizando diferentes configurações ou estados de condução proporcionados pela organização dos interruptores ou da topologia.

Os inversores tipicamente utilizam um dos dois tipos de fontes contínuas, as quais podem ser de tensão ou de corrente. Assim sempre que é utilizada uma fonte de tensão a topologia do inversor é designada de VSI e sempre que é utilizado uma fonte de corrente a topologia do inversor é designada de CSI, permitindo dividir os inversores em dois grupos principais, como apresentada na Figura 2. A fonte CC é geralmente seguida de um estágio de armazenamento de energia ou um filtro, sendo conhecido como ligação CC. Tipicamente as ligações CCs utilizam bobines e condensadores para as arquiteturas CSI e VSI, respetivamente. Menos comuns são as aplicações de conversões diretas onde outras fontes CC são utilizadas, como por exemplo, baterias, módulos fotovoltaicos e células de combustível. Para além do mencionado, a Figura 2 classifica ainda as diferentes arquiteturas (VSI e CSI) dependendo do típico intervalo de aplicação. Enquanto o CSI tem sido dominante em intervalos de média tensão e elevada potência com modulação por largura de impulso (PWM-CSI) e inversores de carga comutada (*Load-Commutated Inverter* - LCI), as fontes de tensão são largamente encontradas em aplicações de baixa e média potência com VSIs monofásicos e VSIs trifásicos de dois níveis. Recentemente, a arquitetura VSI tem-se tornado atrativa no mercado de média tensão e elevada potência com conversores de topologia de múltiplos níveis.




Figura 2. Diagrama de relações de inversores

Uma vez que o projeto a desenvolver utiliza inversores VSI em vez de CSI, o estudo efetuado será mais direcionado para esta arquitetura. No entanto não devemos desvalorizar a arquitetura CSI uma vez que esta tem maior utilidade para certas aplicações onde se quer ter um maior controlo da corrente de saída do inversor.

A arquitetura VSI utiliza uma fonte de tensão constante geralmente fornecida por um retificador de tensão e uma ligação CC capacitiva para gerar uma forma de onda CA. Esta deverá corresponder a uma tensão de referência desejada e permitir o ajuste da frequência, fase e amplitude da componente fundamental de tensão. Por outro lado, o inversor de saída em corrente é definido pela carga, o que é geralmente muito sinusoidal para cargas indutivas tal como drives de potência para motores.

Como já referido os VSIs são os sistemas de conversores de potência mais comuns em aplicações de CC-CA, particularmente em baixa e média potência e em sistemas monofásicos ou em sistemas trifásicos com as topologias clássicas de dois níveis. Recentemente, com o desenvolvimento de conversores de múltiplos níveis, a arquitetura VSI torna-se uma presença importante no mercado de alta potência e média tensão (que tem sido dominada pela arquitetura CSI). Hoje em dia, a arquitetura VSI é muito utilizada em aplicações de potência de corrente alternada monofásica como por exemplo, para fontes de alimentação não interruptivas (*Uninterruptivel Power Supplie* – UPS), amplificadores de potência de som de classe-D, aplicações domésticas (máquinas de lavar, ar condicionado, etc) e conversores de potência de painéis fotovoltaicos. Para sistemas

trifásicos são exemplos os drivers de velocidade ajustável, bombas de extração, compressores, ventiladores, tapetes rolantes, robôs industriais, filtros ativos, elevadores, fresadoras, misturadores, trituradores, máquinas de papel, guindastes, sistemas de transmissão flexíveis CA (FACTS), controlo de tração de comboios, veículos elétricos, energia eólica e camiões de transporte de mineralização.

Estes conversores podem ser encontrados em tamanhos que vão de milímetros cúbicos, como por exemplo amplificadores de sinal de telemóveis, a metros cúbicos, como exemplo os variadores de frequência dos ventiladores na indústria do cimento.[1]

2.2. TOPOLOGIAS DOS INVERSORES NA LITERATURA

Para construir um inversor é necessário seguir um esquema de um circuito padrão utilizados nos inversores. Muitos esquemas de circuitos podem ser utilizados, no entanto podem seguir a mesma topologia. As topologias básicas dos inversores são: meia ponte, ponte completa ou ponte H e trifásica.

Nesta subsecção serão abordadas as topologias mencionadas e que, geralmente, aparecem na literatura. Isto é, pretende-se dar a conhecer as topologias básicas utilizadas nos conversores CC-CA, bem como, apresentar o modo de funcionamento do inversor e algumas características.

2.2.1. TOPOLOGIA EM MEIA PONTE

A topologia de meia ponte corresponde a um inversor monofásico de dois níveis do qual o circuito de potência é apresentado na Figura 3. Este é composto por um terminal que contem dois interruptores (T1 e T2) com díodos em roda livre ligados em antiparalelo (D1 e D2). Estes, quando necessário, são utilizados para fornecer um caminho para a corrente inversa através dos interruptores. O inversor também é caracterizado por dois condensadores na ligação CC. Isto permite dividir a tensão da ligação CC de forma a ter um ponto médio de ligação de 0 V para a carga, conhecido como ponto neutro (denominado como 0 na Figura 3). A carga é ligada entre este ponto e a fase de saída do nó a . O barramento positivo e negativo do inversor é denominado por P e N, respetivamente.

O inversor é controlado pelo sinal binário na gate $s_a \in \{0,1\}$, onde 1 representa o estado “on” do interruptor (interruptor a conduzir) e 0 o estado “off” (interruptor aberto). Como pode ser visto na Figura 3 o interruptor de cima T1 é controlado por s_a , enquanto

que o interruptor de baixo T2 é controlado utilizando a lógica complementar $s_{\bar{a}}$. Este controlo alternado é necessário para evitar conduções simultâneas de T1 e T2, pois em caso contrário poderia curto-circuitar a ligação CC ou gerar tensões de saída não definidas quando os dois interruptores estivessem abertos. Daí o sinal da gate s_a do interruptor define dois estados: quando $s_a = 1$ o inversor no ponto a está conectado ao barramento positivo P, resultando numa tensão de saída de $v_{ao} = v_{CC}/2$; quando $s_a = 0$, a saída do inversor no nó a está ligada ao barramento N, resultando numa tensão de saída negativa $v_{ao} = -v_{CC}/2$. O facto de existir só duas tensões de saída possíveis é a razão desta tipologia VSI ser classificada como inversor de dois níveis. [1][2]




Figura 3. Esquema de topologia em meia ponte

Embora s_a seja um sinal binário levando a dois estados de comutação diferentes, existirá quatro estados de comutação diferentes dependendo da corrente de polarização na carga, o que determina qual o semicondutor que está a conduzir. Estes quatro estados de condução são apresentados na Tabela 1.

Tabela 1 Tabela de estados de condução para topologia de meia ponte

Estado de comutação	Sinal de Gate, s_a	Tensão de Saída, v_{CC}	Estado de Condução	Corrente de saída, i_a	Semicondutor em condução
1	1	v_{CC}	(a)	<0	D_1
			(b)	>0	T_1
2	0	$-v_{CC}$	(c)	>0	D_2
			(d)	<0	T_2

É de mencionar que na prática, a comutação dos dispositivos de potência não é instantânea. Desta forma é necessário adicionar um tempo morto antes de ligar um dispositivo (mudança de 0 para 1) para evitar que dois interruptores conduzam ao mesmo tempo. O tempo morto, geralmente, é um pouco maior do que o tempo de comutação do interruptor ao desligar. No entanto, este depende do semicondutor e da potência utilizada.[1][2]

2.2.2. TOPOLOGIA EM PONTE H OU PONTE COMPLETA

Um outro conversor CC-CA monofásico de potência é o VSI de ponte H. Basicamente, este é composto de dois inversores de meia ponte ligados em paralelo para fornecer dois nós de saída a e b para ligar a carga entre eles. Na Figura 4 pode-se visualizar o esquema do circuito para esta topologia. Nesta topologia não é necessário um ponto médio da ligação CC, por isso, só é necessário um condensador. Tal como a topologia em meia ponte, cada interruptor irá receber na gate o valor lógico 1 ou 0 e, de forma a evitar que dois semicondutores conduzam em simultâneo, os interruptores de baixo recebem os sinais complementares dos interruptores de cima, correspondentes.




Figura 4. Topologia em ponte H

Uma vez que o inversor é controlado com dois sinais binários, caracterizado por $2^2 = 4$ estados de comutação diferentes definidos por (s_a, s_b) . Na Tabela 2 são apresentados os estados de comutação correspondentes a esta topologia.

Tabela 2 Estados de comutação da topologia em ponte H

Estado de Comutação	Sinal de Gate (s_a)	Sinal de Gate (s_b)	Saída de Tensão (v_{ab})
(a)	1	0	V_{CC}
(b)	1	1	0
(c)	0	1	$-V_{CC}$
(d)	0	0	0

Note que dois dos estados de condução, (1,1) e (0,0), geram uma tensão de 0V. Esta característica é chamada de nível de tensão de redundância e pode ser utilizada para outros propósitos de controlo desde que não afete o nível de tensão do lado da carga. Por isso, comparado com as duas tensões da topologia de meia ponte, existem três estados diferentes de tensão ($v_{CC}, 0, -v_{CC}$). Esta é a razão pelo que a ponte H é classificada como uma topologia de três níveis de tensão, podendo ser considerada como um inversor de múltiplos níveis.[1][2]

2.2.3. TOPOLOGIA TRIFÁSICA PARA CARGAS EQUILIBRADAS

O inversor VSI trifásico, como apresentado na Figura 5, é composto pela ligação paralela de três terminais como os utilizados nos de meia ponte e ponte completa. No entanto o funcionamento é semelhante. Cada terminal tem o seu próprio sinal de controlo $s_{a,b,c} \in \{1,0\}$, onde, como já referido, o 1 corresponde ao estado “on” e 0 corresponde ao estado “off” do semiconductor.




Figura 5. Topologia trifásica

Tendo em consideração o esquema apresentado na Figura 5, quando $s_x = 1$, o nó da fase x é ligado ao barramento positivo gerando uma tensão de fase de saída de $v_{xN} = v_{cc}$, enquanto que se $s_x = 0$, a tensão da fase de saída x é ligada ao barramento negativo gerando uma tensão de fase de $v_{xN} = 0$. Por isso, este inversor é classificado como inversor de dois níveis. Todas as fases de saída do inversor podem ser obtidas pela equação (1).

$$v_{xN} = s_x v_{cc}, s_x \in \{0,1\}, x = a, b, c \quad (1)$$

Uma vez que o inversor é controlado por três sinais binários, este é caracterizado por $2^3 = 8$ estados de comutação diferentes (s_a, s_b, s_c). Na Tabela 3 pode-se verificar os oito estados e verificar quais os dispositivos em condução.[1]

Tabela 3 Estados de condução topologia trifásica

Estado de Comutação	Sinais da Gate			Tensões de saída			Espaço Vetorial
	s_a	s_b	s_c	v_{aN}	v_{bN}	v_{cN}	
1	0	0	0	0	0	0	$v_0 = 0$
2	1	0	0	v_{cc}	0	0	$v_1 = \frac{2}{3}V_{cc}$
3	1	1	0	v_{cc}	v_{cc}	0	$v_2 = \frac{2}{3}V_{cc}e^{j(\frac{\pi}{3})}$
4	0	1	0	0	v_{cc}	0	$v_3 = \frac{2}{3}V_{cc}e^{j(\frac{2\pi}{3})}$
5	0	1	1	0	v_{cc}	v_{cc}	$v_4 = -\frac{2}{3}V_{cc}$
6	0	0	1	0	0	v_{cc}	$v_5 = \frac{2}{3}V_{cc}e^{j(\frac{4\pi}{3})}$
7	1	0	1	v_{cc}	0	v_{cc}	$v_6 = \frac{2}{3}V_{cc}e^{j(\frac{5\pi}{3})}$
8	1	1	1	v_{cc}	v_{cc}	v_{cc}	$v_7 = 0$

Para além da arquitetura apresentada, para os inversores VSI trifásicos, existe noutras literaturas um esquema de montagem do inversor ligeiramente diferente, como apresentado na Figura 6. Neste esquema são utilizados dois condensadores iguais, os quais dividem a tensão de entrada em duas tensões: $v_{cc}/2$ e $-v_{cc}/2$. Desta forma as tensões discretas que dão origem à forma de onda trifásica de saída são: $v_{cc}, 0$ e $-v_{cc}$. Tendo por

base estas tensões discretas, este esquema de montagem será classificado como inversor a três níveis.[2]




Figura 6. Topologia trifásica com dois condensadores na ligação CC

2.2.4. TOPOLOGIA TRIFÁSICA PARA CARGAS DESEQUILIBRADA E NÃO LINEARES

Ainda nas topologias de trifásicas, existem outros esquemas que permitem contornar as situações em que há cargas desequilibradas e consequentemente correntes a fluírem pelo neutro. Numa situação em que não são utilizados os transformadores para dividir o circuito em dois andares distintos, é necessária a ligação ao terminal neutro fornecendo um fio extra ao inversor.

O terminal de neutro da carga pode ser ligado ao inversor utilizando duas topologias diferentes:

- Três fases quatro fios, em que o ponto neutro está ligado diretamente ao ponto médio pela divisão de condensadores, e
- Três fases quatro terminais, utiliza-se um terminal adicional que permite modificar a tensão do ponto neutro.

A primeira solução, apresentada na Figura 7, é certamente a mais simples, mas as três fases do inversor tornam-se em três fases independentes do inversor. Como consequência, são gerados harmónicos de sequência zero, além disso, especialmente quando a carga é desequilibrada ou não é linear é produzido pelas correntes de neutro um *ripple* de elevada tensão sobre os condensadores da alimentação. A maior limitação é

representada pela máxima tensão que a amplitude de cada fase do harmónico fundamental pode atingir.




Figura 7. Topologia três fases quatro fios

A segunda solução, apresentada na Figura 8, necessita de dois interruptores de potência adicionais e uma estratégia de controlo mais complexa, mas oferece diferentes vantagens, tais como, um aumento do máximo valor de tensão de saída, uma redução das correntes de neutro e a possibilidade de controlo da tensão do ponto neutro. [3]




Figura 8. Topologia trifásica de quatro terminais

2.3. APLICAÇÕES E CARACTERÍSTICAS DOS VARIADORES DE FREQUÊNCIA

Como verificado anteriormente, existe um grande leque de aplicações dos conversores CC-CA. Nesta subsecção pretende-se apresentar algumas dessas aplicações, descrever o seu modo de funcionamento e características particulares dos inversores utilizados e apresentar algumas das topologias utilizadas para cada aplicação.

2.3.1. UNINTERRUPTIBLE POWER SUPPLIES

Os sistemas de *Uninterruptible Power Supply* proporcionam funcionamento contínuo, confiança e potência de elevada qualidade para cargas vitais. Estes sistemas protegem cargas sensíveis contra interrupções de potência bem como condições de sobretensões e subtensões. Para além disso, o sistema UPS elimina distúrbios de comutações e harmónicos. As aplicações destes sistemas incluem instalações médicas, armazenamento de dados e sistemas de computadores, equipamento de emergência, telecomunicações, processamento industrial e sistemas de gestão *on-line*.

Genericamente, a UPS ideal deve ser capaz de fornecer energia sem interrupção enquanto oferece, simultaneamente, as condições de potência necessárias para uma aplicação particular.

O desenvolvimento das UPS veio permitir maior utilização no mercado. As novas topologias de utilização, bem como os avanços na tecnologia da eletrónica de potência permitiram reduzir o número de componentes e consequentemente o custo das UPS.

Os sistemas de UPS são classificados em três tipos genéricos: estáticos, rotativos e híbridos estáticos/rotativos. Sendo que os sistemas mais utilizados são as UPS estáticas, nesta apresentação das UPS, como material que integra os inversores, será apenas abordado este sistema.

As UPS estáticas têm uma grande variedade de aplicações desde baixa potência (computadores pessoais e sistemas de telecomunicações) a média potência (sistemas médicos) e até à alta potência (sistemas de rede elétrica). As principais vantagens são a alta eficiência, elevada confiabilidade e baixo DHT. As desvantagens são baixa performance com cargas não lineares e desequilibradas e também o custo para atingir alta confiabilidade. As UPS estáticas estão divididas em três configurações: *on-line*, *off-line* e *line-interactive*. [4]

2.3.1.1. UPS *ON-LINE*

A UPS *on-line* consiste num retificador/carregador, um conjunto de baterias, um inversor e um interruptor estático. A Figura 9 apresenta um diagrama de blocos típico da UPS *on-line*. Neste sistema as baterias são dimensionadas para alimentar a carga quando a linha de entrada CA não está disponível. Aqui os inversores são dimensionados para 100% da carga que tem de alimentar durante o modo de operação normal e no tempo de retorno de tensão. Neste sistema existem três modos de funcionamento da UPS: modo normal de operação, modo de salvaguarda de energia e modo de operação de Bypass.




Figura 9. Esquema típico de uma UPS *ON-LINE*

O modo de operação normal representa a situação em que a carga é alimentada pelo retificador/carregador e pelo inversor. Nesta situação temos os conversores CA-CC e o CC-CA em funcionamento. O conversor CA-CC carrega o conjunto de baterias e o inversor alimenta a carga.

O modo de operação de salvaguarda de energia representa a situação em que a entrada CA está fora dos valores definidos como tolerância de funcionamento. Aqui o inversor e a bateria mantêm a continuidade da potência na carga. A duração deste modo de operação é o tempo de restauro da tensão ou o regresso da tensão CA de entrada.

Por fim o modo de operação de *bypass* corresponde ao tempo de manutenção da UPS ou quando esta não funciona corretamente. Este modo de funcionamento é efetuado por um interruptor manual.

Nas Figura 10 e Figura 11 estão os esquemas da topologia em meia ponte e ponte trifásica completa utilizados na UPS *on-line*. Nestas figuras está salientado a verde e a azul o circuito retificador e o circuito inversor, respetivamente.




Figura 10. UPS *on-line* de topologia de meia ponte




Figura 11. UPS *on-line* de topologia trifásica

Para além disso, nestas figuras também são apresentados outros dispositivos essenciais ao funcionamento da UPS. Estes são salientados com a cor laranja e castanho. A laranja estão dois tiristores em antiparalelo designados de s_{in} , cujo objetivo principal é desligar a UPS da rede quando esta entra em modo de funcionamento de salvaguarda de energia. Isto previne que a energia da bateria não flua para a rede. Por sua vez, a castanho está um tiristor designado s_t , cujo objetivo é transferir energia da tensão de entrada CA para a bateria.[4]

2.3.1.2. UPS OFF-LINE

A configuração UPS *Off-line* é também conhecida como configuração Standby. Esta, como apresentado na Figura 12, consiste num conversor CA-CC, banco de baterias, um conversor CC-CA e um interruptor estático. Este interruptor estático está sempre ligado no modo de operação normal quando a linha de tensão CA está ativa. Desta forma a carga é alimentada a partir da linha CA diretamente sem qualquer condição de potência. Nesta configuração o inversor é colocado em paralelo com a carga e fica em standby no modo de operação normal. Este só fica ativo se a fonte de alimentação primária sair dos valores de tolerância.




Figura 12. Diagrama de blocos típico para sistemas de UPS *off-line*

No modo normal de operação o inversor CC-CA pode ser utilizado como filtro ativo para reduzir os harmônicos de corrente da linha ou melhorar o fator de potência da carga.

Neste modo de operação existem dois modos de funcionamento: modo de operação normal e modo de salvar energia.

No modo de operação normal a carga é alimentada pela linha CA e o conversor CA-CC carrega a bateria. Esta energia armazenada nas baterias irá proporcionar, no modo de salvar energia, o restauo da energia do sistema.

No modo de operação de salvar energia, quando a linha CA está abaixo do valor de tolerância ou não está disponível, a carga é alimentada pela bateria através do inversor por um tempo de restauo de tensão ou até à linha CA estar disponível outra vez. [4]

2.3.1.3. UPS *LINE-INTERACTIVE*

A configuração UPS *line-interactive*, como apresentado na Figura 13, consiste num interruptor estático, uma indutância em série, um conversor bidirecional e um conjunto de baterias. O sistema de UPS de *line-interactive* pode funcionar como UPS *on-line* ou como UPS *off-line*. Para a configuração UPS *on-line line-interactive* a bobine não é necessária. Contudo, a maioria das UPS operam *on-line* de forma a melhorar o fator de potência da carga ou regular a saída de tensão na carga. Esta configuração apresenta dois modos de funcionamento: modo de operação normal e modo de operação de salvar energia.




Figura 13. Diagrama de blocos da UPS em *Line-Interactive*

No modo de operação normal a potência flui da linha CA para a carga. O conversor bidirecional tem o papel de carregar o conjunto de baterias. Para além disso, também mantém a tensão de saída estabilizada e sinusoidal ou melhora o fator de potência de carga com o controlo de PWM adequado. A corrente proveniente da linha CA é injetada na carga. Por fim, é de referir que neste modo de operação não são adicionados harmónicos na linha CA.

No modo de operação de salvaguarda de energia, o conversor bidirecional funciona como inversor e alimenta a carga com potência do conjunto de baterias. Aqui o interruptor estático desliga a linha CA de forma a prevenir a realimentação do inversor. A duração deste modo é a duração do tempo de restauro ou até à linha CA voltar a estar dentro dos valores de tolerância. [4]

2.3.2. CONTROLO DIRETO DE MOTOR CA TRIFÁSICO PARA MÁQUINAS DE LAVAR

No passado, os projetos de máquinas de lavar utilizavam sistemas eletromecânicos de duas velocidades para controlo de velocidade do motor AC assíncrono de indução, hoje em dia, este tipo de sistema não é utilizado nas máquinas de lavar. A maioria das máquinas utilizam motores universais com escovas com interruptores controlados do tipo *Triode for Alternating Current*, ou seja, TRIACs. No entanto, com o aparecimento de novos dispositivos eletrónicos, estes drives tornaram-se também obsoletos.

A utilização de diferentes tipos de motores exige o uso de algoritmos sofisticados para a realização das funções de controlo, exigindo, por isso, soluções baseadas em

microcontroladores. No entanto, devido à capacidade de processamento em tempo real são utilizados os DSP.

Atualmente, a maioria das máquinas de lavar utilizam um algoritmo de controlo de velocidade do motor baseado no controlo vetorial direto, permitindo o controlo de velocidade do motor de indução trifásico nelas inserido. Este controlo de velocidade resulta num intervalo de variação de 0 rpm até um valor máximo estipulado. Para além disso, estas máquinas permitem a reconstrução das correntes nas três fases a partir de uma resistência shunt no barramento CC (Figura 14) e, ainda, proteção contra sobretensão, sobrecorrente e subcorrente.

Na Figura 14 pretende-se ilustrar o circuito elétrico do controlo da máquina de lavar, em alto nível. Como se pode verificar, é utilizada a topologia trifásica e isto deve-se à carga ser um motor trifásico. No entanto, dependendo da carga pode-se ter outra topologia.




Figura 14. Esquema de ligações de uma máquina de lavar

Como a eficiência da máquina depende do controlo preciso da velocidade, esta vem com um controlo PID de malha fechada. Com este pode-se obter um bom controlo dinâmico da velocidade. [5]

2.3.3. INVERSORES EM PAINÉIS FOTOVOLTAICOS

Os painéis fotovoltaicos utilizam a energia proveniente do sol para gerar energia elétrica. No entanto, a energia gerada pelos painéis fotovoltaicos corresponde a corrente contínua. Desta forma, para alimentar uma habitação ou espaços que utilizam corrente alternada é necessário recorrer a conversores de corrente contínua em corrente alternada, ou seja, utilizar inversores.

Em suma, um sistema fotovoltaico é constituído por um ou mais painéis fotovoltaicos (PV), um conversor CC-CA, filtro e ligação à rede elétrica. Na Figura 15 está apresentado um diagrama de blocos que descreve as ligações entre os constituintes do sistema fotovoltaico.[6]




Figura 15. Diagrama de blocos de sistema fotovoltaico

Nesta subsecção serão referidas algumas das topologias utilizadas pelos inversores nos painéis fotovoltaicos, bem como algumas características destes.

2.3.3.1. EXEMPLOS DE TOPOLOGIAS EXISTENTES

A topologia representada na Figura 16 utiliza um inversor em ponte completa. Nesta topologia, para se injetar corrente na rede, a tensão do condensador C terá de ser suficientemente elevada. Esta é uma topologia clássica, em que a tensão de saída tem apenas dois níveis. Por fim, é de referir que esta topologia tem a desvantagem de necessitar de vários painéis fotovoltaicos para atingir a tensão da rede.

Nos esquemas apresentados, a indutância L utilizada tem como objetivo filtrar a corrente que é injetada na rede.




Figura 16. Representação da topologia em ponte completa

A topologia da Figura 17 tem só um andar e representa um inversor em meia ponte a três níveis, o qual também é conhecido como inversor de *Neutral Point Clamped* (NPC). Este tipo de inversor, com a tensão de saída a três níveis, tem um valor de distorção harmónica que é metade do valor da distorção harmónica da topologia anterior.




Figura 17. Representação da topologia em meia ponte

Esta montagem contém quatro interruptores de potência (T1, T2, T3 e T4) e dois díodos (D1 e D2). Estes díodos são designados de “*Diodos Camped*” e o objetivo da sua utilização é garantir que a tensão máxima do condensador C1 seja colocada em T2 e a tensão de C2 em T3, devido à condução dos díodos. Nesta montagem os interruptores T1 e T3 não podem conduzir simultaneamente, assim como T2 e T4.[7]

Como referido anteriormente, esta topologia corresponde a um inversor de três níveis de tensão, sendo elas: v_{c1} , 0 e v_{c2} . Na Tabela 4 pode ser observado os estados de comutação deste inversor. Como é possível observar nesta tabela, T1 e T3 funcionam de forma complementar e T2 conduz durante esse período. [6]

Tabela 4 Estados de comutação para inversor em meia ponte a três níveis de tensão

Níveis de tensão na carga	Sequência de comutação dos Interruptores			
	T1	T2	T3	T4
v_{c1}	1	1	0	0
0	0	1	1	0
v_{c2}	0	0	1	1
0	0	1	1	0

Por fim, como desvantagens, esta topologia tem mais interruptores de potência que a anterior e como consequência maiores perdas de comutação. E ainda, a tensão dos condensadores C_1 e C_2 nunca serão totalmente iguais.

A topologia da Figura 18 tem dois andares, contendo um conversor CC-CC, conversor Flyback, e um inversor. Esta topologia utiliza um inversor em ponte completa com tensão de saída a três níveis. O conversor Flyback utilizado nesta topologia permite gerar os três níveis de tensão e, para além disso, permite elevar a tensão à entrada do inversor e efetuar o isolamento galvânico. A elevação de tensão resulta da variação rápida da corrente que atravessa a bobine do lado do primário do transformador devido à elevada frequência de comutação do interruptor S_x . Desta forma o transformador tem como papel a elevação de tensão e deve ser dimensionado para funcionar a altas frequências.




Figura 18. Representação da topologia em ponte completa com conversor Flyback

A topologia da Figura 19, Sunny Boy 5000TL, é uma topologia que se comercializa. Esta tem dois andares, o primeiro inclui três conversores CC-CC do tipo Boost, cada um para um vetor de painéis fotovoltaicos. Este conversor CC-CC tem como função elevar a tensão de cada vetor de painéis fotovoltaicos, reduzindo assim o número de

painéis necessários ao sistema. No segundo andar é utilizado um inversor em meia ponte com tensão de saída a dois níveis, que transfere a potência extraída dos três vetores de painéis fotovoltaicos para a rede elétrica.




Figura 19. Representação da topologia em meia ponte com conversor Boost

2.3.4. SISTEMAS DE TRAÇÃO EM VEÍCULOS FERROVIÁRIOS

Uma vez que os veículos ferroviários utilizam, maioritariamente, os motores de indução trifásicos, o controlo de tração destes é efetuado utilizando variadores de frequência. Estes vêm permitir atuar os motores dependendo da forma de onda que lhes é aplicado. Assim, a possibilidade de variar a frequência e a amplitude da onda de saída do variador de frequência permite a variação de velocidade dos motores CA utilizados.

A variação de velocidade do motor é feita pela variação de frequência e de tensão e, de forma a manter um binário máximo, é garantida uma relação constante de tensão com a frequência.

O veículo de metro ligeiro, “Eurotram”, possui doze motores de indução trifásicos. Estes motores não possuem as características naturais de um motor de tração. Por este motivo, os motores de indução possuem uma estratégia de controlo que os dotará das características de funcionamento dos motores de tração.

Quando se fala em características naturais de um motor de tração pensa-se:

- Na facilidade de regulação de velocidade do motor,
- Na adaptação da velocidade à situação de carga,
- Num bom binário do motor no arranque, e

- No funcionamento reversível do motor de rotor bobinado, ou seja, funcionar como auxiliar de frenagem.

Tendo em consideração estas características naturais, a técnica de controlo vetorial é um método eficaz de controlo do motor de indução, o que permite obter um aproveitamento de todas as suas potencialidades. Atualmente, uma das tecnologias de controlo utilizadas no controlo vetorial de motores de indução é o DTC. Este método de controlo assenta no conhecimento intrínseco do motor a controlar, garantindo um controlo mais eficiente.

Na Figura 20 está apresentado o esquema do circuito do inversor utilizado nos veículos do metro do Porto, o qual segue a topologia do inversor trifásico de ponte completa. O circuito apresentado foi adaptado de forma a permitir uma melhor perceção e ainda seguir o mesmo padrão dos circuitos apresentados anteriormente. Nesta figura é possível identificar os IGBTs e os díodos de frenagem (S_{x1} , S_{x2} , D_1 e D_2) e também os IGBTs que formam a ponte trifásica do inversor (S_a , S_b , S_c , $S_{\bar{a}}$, $S_{\bar{b}}$ e $S_{\bar{c}}$). Por fim, a azul é possível identificar a existência de um sensor de tensão para o controlo de sobretensão e a laranja sensores de corrente nos terminais de saída do inversor e também na ligação CC. Estes últimos permitem a medição da corrente e o controlo de sobre intensidades.




Figura 20. Conversor CC-CA utilizado no metro do Porto

O conversor de tração é alimentado por uma tensão contínua de 750 V, convertendo-a numa tensão trifásica de amplitude e frequência variáveis. O conversor de tração apresenta, na sua saída, não só uma onda sinusoidal de corrente, cuja gama de frequências oscila entre os 0 e os 211 Hz, como também uma amplitude variável. [8]

2.3.5. SISTEMAS DE TRANSMISSÃO FLEXÍVEIS DE CORRENTE ALTERNADA

Nos últimos anos, em todo mundo, têm sido introduzidas alterações na estrutura da rede pública de energia. A razão destas alterações foi a melhoria da eficiência na operação do sistema de potência, devido, principalmente, à desregulação provocada pela indústria e à introdução da concorrência privada. Os efeitos na rede destas mudanças significarão que os sistemas de transmissão, de geração e de distribuição têm de se adaptar a um novo conjunto de regras dedicadas aos mercados abertos. Em particular para o sistema de transmissão de potência, esta adaptação pode necessitar da construção ou modificação da interligação entre regiões e países. Estas alterações vêm permitir o aumento da flexibilidade e disponibilidade do sistema de transmissão e para além disso, vem permitir o aumento de carga nas linhas e melhorar o alcance da potência ativa.[9][10]

A forma que a indústria tem para responder a estas necessidades é a utilização de tecnologias FACTS. Esta tecnologia engloba um conjunto de controladores de eletrônica de potência e têm sido definidos pelo IEEE como:

Um sistema baseado em eletrônica de potência e outros equipamentos estáticos que proporcionam o controlo dos parâmetros de um ou mais sistemas de transmissão CA para melhorar a controlabilidade e aumentar a capacidade de transferência de potência. [10]

Os FACTS estão condicionados pelos avanços feitos na eletrônica de potência e nos microprocessadores, pois os seus componentes fundamentais são baseados nestes dispositivos.

Os objetivos principais dos controladores FACTS são:

1. Aumentar a capacidade de transmissão de potência ativa nas redes, reduzindo a potência reativa, e
2. Controlar diretamente o fluxo de potência em trajetos específicos de transmissão.

Os compensadores FACTS estão divididos em quatro categorias:

- Compensador série,
- Compensador paralelo,
- Compensador combinado série-série, e
- Compensador combinado série-paralelo.

Uma vez que o projeto a desenvolver baseia-se na construção de um variador de frequência, apenas será detalhado a utilização destes nos sistemas FACTS. Nestes sistemas, os inversores são utilizados em compensadores paralelo e série, sendo também utilizados como combinação de ambos.[9]

2.3.5.1. TECNOLOGIA DOS FACTS

A tecnologia dos FACTS é bem conhecida nas aplicações de baixa potência, mas é relativamente menos conhecida em campos de maior potência. Esta tecnologia está intimamente ligada com desenvolvimentos nas duas áreas seguintes: [10]

- Interruptores de eletrônica de potência e conversores de modulação por largura de impulso (PWM), e
- Métodos de controlo utilizando Processamento de Sinal Digital (PSD) e processadores.

Os inversores utilizados nestes compensadores podem utilizar diferentes dispositivos dependendo da potência e da frequência de comutação dos interruptores que estão sujeitos em certas aplicações. Estes podem ser constituídos por GTOs, os IGBTs, os IGCTs, HiGTs e IEGTs. Os dispositivos mais utilizados por estes conversores são os GTOs e os IGBTs.

Os IGCTs e os GTOs são comutadores para potências maiores (6.6 kV/3 kA), mas as suas aplicações são limitadas à frequência máxima de 1 kHz. Por sua vez, os IGBTs são utilizados para potências inferiores, ou seja, tensões e correntes menores (3.2 kV/1.2 kA) permitindo uma frequência máxima de comutação de 2 kHz.[9]

Os esquemas de ligação de inversores para aplicação como compensadores estáticos seguem diferentes topologias, sendo elas a topologia em ponte trifásica completa (Figura 6), conjunto de inversores monofásicos que formam uma estrutura trifásica (Figura 21) e a topologia de inversor trifásico com ponto neutro ou NPC (Figura 22).[9]




Figura 21. Inversores monofásicos que formam uma estrutura trifásica




Figura 22. Topologia de inversor trifásico com ponto neutro ou NPC

2.3.5.2. TOPOLOGIAS DOS FACTS

Como referido anteriormente a utilização dos FACTS está dividida em quatro topologias, sendo elas o compensador paralelo, compensador série, serie-paralelo e o compensador serie-serie. Nesta subsecção serão apresentados as topologias, bem como uma breve descrição da sua funcionalidade e diagrama de blocos de ligações com a rede.

2.3.5.2.1. COMPENSADOR PARALELO

Os inversores, como referido, são utilizados em conversores paralelo designados *STATCOM* que permitem o controlo da potência reativa na rede. Os elementos básicos deste sistema são o transformador de acoplamento, estrutura de redução de harmónicos, o inversor e a fonte de tensão CC, como é apresentado na Figura 23.




Figura 23. Diagrama de blocos do Compensador Paralelo

Este sistema pode ser utilizado para o controlo do fator de potência, bem como a regulação de tensão e da fase onde está ligado e permitir um aumento de estabilidade de funcionamento do sistema elétrico de energia.

Um STATCOM injeta corrente sinusoidal de amplitude variável na rede. Esta injeção de corrente está quase sempre em quadratura com a linha de tensão, permitindo assim emular uma reactância indutiva ou capacitiva no ponto de ligação da linha de transmissão. Desta forma, esta funcionalidade permite o controlo de potência reativa na linha. O STATCOM utiliza um inversor de fonte de tensão e, a partir de um condensador de armazenamento CC, gera uma tensão trifásica. Este injeta corrente sempre que a tensão da linha é inferior ou superior à tensão gerada, gerando uma carga totalmente capacitiva ou indutiva, respetivamente. Por sua vez, quando as tensões se igualam deixa de injetar corrente na linha. A diferença entre a amplitude de tensão gerada e a lida da linha determina a quantidade de corrente que flui.

O controlo de potência reativa só é possível devido à unidade de controlo. Esta para além de permitir a regulação de tensão efetua o sincronismo entre as tensões da rede e a tensão gerada pelo inversor, através de uma PLL. Este sincronismo resulta da leitura dos valores das tensões, correntes da rede e do controlador, como é possível identificar na Figura 24.[9][10][11]




Figura 24. Diagrama de blocos da unidade de controlo STATCOM

Ainda nesta figura é possível identificar o bloco correspondente à lógica de atuação dos interruptores. Este bloco tem como entradas o sinal de sincronismo e os sinais de controlo de forma a gerar a forma de onda pretendida e reduzir a potência reativa.

2.3.5.2.2. COMPENSADOR SÉRIE

O compensador série é designado de SSSC e é baseado num conversor CC-CA. O seu princípio de funcionamento assenta em colocar uma fonte de alimentação em série com a linha de transmissão, de forma a regular a potência reativa existente na linha. Este compensador deve gerar tensões em quadratura, em avanço ou atraso, em relação à corrente da linha, o que corresponde à emulação de um condensador ou de uma indutância, respetivamente.

O diagrama de blocos que se apresenta na Figura 25 corresponde a um esquema básico do compensador série e tende a ilustrar o esquema de ligações efetuadas.




Figura 25. Diagrama de Blocos do compensador Série

Através da medição de tensão e corrente nas linhas, no bloco de controlo SSSC são gerados os sinais de controlo e consequentemente a tensão à saída do inversor. A amplitude de tensão gerada por este está relacionada com a potência reativa que se quer gerar ou absorver.[9][10]

2.3.5.2.3. COMPENSADOR SÉRIE-PARALELO

O compensador série-paralelo é designado de UPFC. Este compensador é constituído por um bloco STATCOM e um bloco SSSC, ou seja, é constituído por um inversor ligado em série e um inversor ligado em paralelo com o sistema CA, como apresentado na Figura 26.

O UPFC é capaz de controlar a potência ativa e, independentemente, a potência reativa que flui na linha de transmissão. O UPFC consiste em dois inversores baseados em GTOs ligados em comum por uma ligação CC com um condensador de armazenamento. Esta organização funciona como um conversor ideal de potência CA-CA em que a potência ativa pode fluir em qualquer direção. Cada conversor CA pode gerar ou absorver potência reativa do terminal CA onde está ligado.

O inversor SSSC do UPFC injeta uma tensão AC de amplitude e fase variáveis em série com a tensão da linha, permitindo assim o controlo do ângulo de fase entre a tensão resultante e a corrente de linha. Esta tensão injetada pode ser considerada como fonte de tensão CA assíncrona. A corrente de linha flui através desta fonte de tensão trocando a potência reativa e ativa entre esta e o sistema CA. A potência ativa trocada é convertida em

potência CC e é armazenada na ligação CC. A potência reativa trocada é gerada internamente pelo conversor.

O inversor STATCOM em paralelo alimenta ou absorve a potência ativa necessária pelo inversor ligado em série através da ligação CC. O inversor STATCOM pode gerar ou absorver energia reativa como um dispositivo ligado em paralelo na linha e funciona independentemente do conversor série.[9][10]




Figura 26. Diagrama de blocos de um Compensador Série – Paralelo

2.3.5.2.4. COMPENSADOR SÉRIE-SÉRIE

O compensador série-série é designado por IPFC e destina-se a compensar um número de linhas de uma subestação. Neste tipo de compensadores, são utilizados, normalmente, os SSSC para aumentar a transmissão de potência através de uma linha e equilibrar a carga normalmente encontrada num sistema de transporte.

O IPFC proposto é um novo conceito para a compensação e gestão do fluxo de potência de sistemas de transmissão de múltiplas linhas. Na sua forma geral, o IPFC utiliza um conjunto de conversores com uma ligação CC comum e cada um proporciona compensação série para uma dada linha do sistema de transmissão, como se verifica na Figura 27. Devido à ligação CC comum, qualquer inversor no IPFC é capaz de transferir potência ativa para outro qualquer e assim facilita a transferência de potência ativa entre as

linhas do sistema de transmissão. Uma vez que cada inversor também é capaz de proporcionar compensação reativa, o IPFC tem a capacidade de executar a compensação de potência ativa e reativa do todo o sistema de transmissão. Estas capacidades permitem equilibrar a potência ativa e reativa entre linhas, transferindo potência de linhas sobrecarregadas para linhas com pouca carga. E ainda, permite evitar quedas de tensão reativa e aumentar a eficácia do sistema de compensação contra perturbações dinâmicas.[9][10]




Figura 27. Diagrama de Blocos do compensador Série-Série

2.3.6. FILTROS ATIVOS

O aumento da utilização de dispositivos de eletrônica de potência em diversos sistemas veio introduzir perturbações no sistema elétrico ao qual estes estão conectados. Estes dispositivos elétricos são vistos como cargas não lineares, sendo por isso fontes de distúrbios na rede. Vários estudos foram efetuados e concluiu-se que os distúrbios identificados correspondiam a componentes reativas e harmônicos de corrente que os dispositivos de eletrônica de potência drenavam. Estes problemas na rede causam:

- Distorção da tensão da rede no ponto de ligação,
- Circulação de harmônicos de corrente no condutor neutro num sistema trifásico de 4 fios, e
- Interferência entre outros instrumentos ou equipamentos ligados a este.

Uma abordagem corretiva para estes problemas foi a introdução do conceito de Filtros Ativos. Os Filtros Ativos, por definição, correspondem a equipamentos ou sistemas que incorporam circuitos eletrônicos, semicondutores de potência, filtros e elementos

armazenadores de energia (bobine e condensador) capaz de compensar potência reativa e harmónicos na carga não linear.

Outras abordagens foram feitas para correção destes problemas, no entanto, como não são objetivo de estudo não serão abordadas.

Nos filtros ativos, tal como nos FACTS, pode-se encontrar dois tipos de conversores, sendo eles os VSI ou os VCI. Neste caso, também os VSI são os mais utilizados devido ao mencionado na secção correspondente aos FACTS.

Os Filtros Ativos podem ser divididos em três grupos: Série, Paralelo e Híbridos.

Na Figura 28 está representada uma das topologias utilizadas para um filtro ativo Série. Este filtro é conectado em série com a fonte e a carga e na maioria das vezes é utilizado um transformador de acoplamento. Este é utilizado para eliminar os harmónicos e balancear e regular as tensões aos terminais da carga ou da fonte. Em relação ao filtro ativo paralelo a sua utilização é menos comum.

Na Figura 29 está representada uma das topologias utilizadas para um filtro ativo Paralelo. Este é o filtro mais utilizado para eliminar harmónicos de corrente, compensação reativa e balanceamento de correntes desequilibradas. Este é colocado junto de cargas não lineares devido aos harmónicos de corrente que estas produzem. Os filtros ativos paralelo atuam injetando correntes de compensação, iguais e em oposição de fase, para eliminar os harmónicos ou correntes reativas.

Por fim, na Figura 30 está representada uma das topologias utilizadas para um filtro ativo Híbrido. Esta é a topologia que combina um filtro ativo e um filtro passivo (utiliza indutâncias e condensadores). O filtro ativo é, geralmente, projetado de forma a eliminar as menores amplitudes de corrente dos harmónicos enquanto o filtro passivo geralmente é projetado para eliminar a parcela que contem as correntes dos harmónicos de maiores amplitudes.[3][12]




Figura 28. Filtro Ativo Série




Figura 29. Filtro Ativo Paralelo




Figura 30. Filtro Ativo Híbrido

Como se pode observar pelas figuras apresentadas, os filtros ativos utilizam inversores, e a sua utilização destina-se a sistemas de tensão monofásica ou trifásica.

Os filtros ativos utilizados para sistemas monofásicos destinam-se a compensar problemas da qualidade de energia causada pelas cargas monofásicas como por exemplo fontes de alimentação CC. Por sua vez, os filtros ativos utilizados nos sistemas trifásicos destinam-se a cargas não lineares de elevada potência tais como drives de velocidade ajustável e conversores CC-CA.[3]

A seguir é apresentado uma solução comercial de um filtro ativo produzido pela ABB. Os dados apresentados correspondem ao modelo Power Quality Filter (PQFI). A Figura 31 ilustra um PQFI.

- Ligação – 3 fios,
- Tensões de rede – 208-480 V/480-690 V,
- Taxa de correntes – 300-450 A/ 180-320^a,
- Intervalo de harmónicos a eliminar – 2^a a 50^a ordem,
- Fator de atenuação de harmónicos – 97%, e
- Método de compensação – malha fechada. [13]



Figura 31. PQFI da ABB

2.3.7. CAMIÕES DE TRANSPORTE DE MINERAIS

Uma unidade típica de extração de minerais utiliza camiões para transportar materiais, tais como, carvão e minério, da mina para um local onde os depositam e onde são processados. O camião convencional funciona com motor a diesel, o que adiciona mais custos para a exploração mineira.

Uma vez que o objetivo da exploração mineira é atingir o movimento da maior carga possível por hora, enquanto minimiza os custos do tempo de vida das máquinas, por vezes, é utilizada outra solução para a tração dos camiões. Esta solução refere-se à tração elétrica.

O funcionamento de camiões com potência proveniente de linhas aéreas (Figura 32), especialmente quando sobem, significa aumento de produtividade, reduzem o custo de combustíveis e é uma solução verde.



Figura 32. Camiões alimentado por linhas aéreas

Estes camiões são alimentados por uma linha de corrente contínua a qual, através de um variador de frequência, é convertida em tensão e corrente alternada de amplitude e frequência ajustáveis de forma a atuar os motores de indução trifásicos.

A robustez e capacidade de sobrecarga dos motores de indução trifásicos, juntamente com os inversores com GTOs/ IGBTs proporcionam um driver compacto com maior potência e elevado desempenho para atender a alta confiabilidade, operação contínua, baixos níveis de vibração, largas variações de temperatura e arrefecimento a ar com altos níveis de sujidade.

Os drivers de CA são controlados vectorialmente o que permite um bom passo de binário na motorização ou travagem na velocidade máxima. Um binário de arranque elevado e alta velocidade permite transportar mais minério no mesmo tempo, com as mesmas cargas. E o travão elétrico suave e eficiente melhora a segurança e reduz o desgaste dos travões mecânicos.

Uma grande vantagem dos camiões elétricos de transporte em relação ao de motor a diesel é o elevado binário, desta forma foram eliminados os conversores mecânicos de binário, a transmissão e os diferenciais.[14]

Na Figura 33 é apresentado um diagrama de blocos que pretende descrever a interface de ligação dos camiões às linhas aéreas. Como se pode observar a tensão que chega ao local de exploração mineira é tensão alternada, no entanto, para que a alimentação dos camiões seja possível, existe uma subestação que converte esta energia em contínua e que a filtra posteriormente.




Figura 33. Diagrama de blocos de interface dos camiões com as linhas aéreas

Na Figura 34 pode-se observar um diagrama de blocos que descreve a alimentação dos motores de um camião. Note-se que este utiliza dois inversores para alimentar

independentemente dois motores. Para além disso, como na ligação CC é utilizado um condensador, este sistema caracteriza-se por um inversor de fonte de tensão.




Figura 34. Digrama de blocos de alimentação dos motores de um camião

3. TÉCNICAS DE MODULAÇÃO E HARMÔNICOS GERADOS

Uma vez conhecidas algumas das aplicações dos variadores de frequência bem como as topologias geralmente utilizadas, neste capítulo são apresentadas algumas das técnicas de modulação utilizadas nos variadores de frequência. Estas técnicas de modulação irão permitir acionar os interruptores utilizados nos inversores e obter a forma de onda alternada.

Como referido na secção anterior, os conversores de potência estática, os VSI, geram níveis de tensão de saída constante. Por isso, de forma a gerar uma forma de tensão arbitrária alternada, o inversor tem de ser controlado alternando os níveis de tensão disponíveis ou vetores de tal forma que o tempo médio da forma de onda comutada, ou a componente fundamental, se aproximem da tensão de referência desejada. Este processo é chamado de modulação e durante alguns anos diferentes métodos têm sido propostos e aplicados na indústria. Estes têm diferentes princípios de operação, implementação e desempenho, e a seleção de um em particular é a relação direta para o tipo de aplicação, intervalo de potência e necessidades dinâmicas.

As técnicas de modulação mais utilizadas nos inversores baseiam-se no controlo por PWM. A ideia básica subjacente ao PWM é alternar entre estados de comutação diferentes do inversor de tal forma que o tempo médio da forma de onda de tensão comutada seja igual à referência desejada. Uma vez que os níveis de tensão de saída do inversor são fixos, a modulação é melhorada pela mudança da largura de impulsos, também conhecido como *duty cycle*, *duty ratio*, ou *dwell times*. Isto foi originalmente atingido com circuitos analógicos pela comparação do sinal de referência com o sinal de portadora triangular que cobrem em amplitude sobre todo intervalo de modulação (também conhecido como amostragem temporal de PWM). Hoje em dia a implementação digital amostra e mantém o valor de referência sobre o período de modulação (também conhecido como amostra regular de PWM), que é então utilizado para calcular o *duty cycle* pela comparação da forma de onda da portadora ou por um simples algoritmo de valor médio.

O PWM pode ser classificado em três categorias diferentes: PWM bipolar, PWM unipolar e PWM de múltiplas portadoras. Para o primeiro, a tensão de saída varia entre as tensões positivas e negativas (Figura 35), enquanto na unipolar a tensão de saída varia entre zero e uma tensão de saída positiva ou entre zero e uma tensão negativa do inversor (Figura 36). As estratégias de PWM de múltiplas portadoras são utilizadas para conversores de multiníveis, os quais não são referidos neste projeto. [1][2]




Figura 35. PWM Bipolar




Figura 36. PWM Unipolar

Nesta secção pretende-se descrever as técnicas de modulação mais comuns e encontradas para VSIs de topologia trifásica e fazer uma análise aos harmónicos gerados pelos diferentes métodos de modulação estudados.

3.1. PWM SINUSOIDAL

A modulação por largura de impulso (PWM) de uma onda sinusoidal, também conhecida como método de modulação baseada numa portadora, é o método mais desenvolvido e aplicado em cenários de modulação para conversores de indústria.

As principais razões de utilização desta técnica de modulação são a simples implementação, operação on-line e boa qualidade de potência. Por outro lado, como desvantagens tem-se a necessidade de maiores frequências de comutação que afetam o sistema pela introdução de mais perdas, o que não é geralmente adequado para aplicações de alta potência. Também, se a frequência de comutação é baixa, o tamanho, o volume, e os custos económicos dos filtros necessários (principalmente indutâncias) aumentam. Apesar destas desvantagens, esta técnica de modulação tem um grande campo de aplicações, desde fontes comutadas de potência, amplificadores digitais de áudio e elevado desempenho de drives de velocidade variável.

O método de modulação SPWM baseia-se na comparação duma portadora triangular, v_{tr} , com um sinal de modulação ou de referência v^* . Para exemplificação da técnica de modulação SPWM é utilizada a topologia de meia ponte monofásica da Figura 3, permitindo gerar um PWM bipolar. Desta forma o sinal de modulação corresponde a um sinal sinusoidal, como está apresentado na Figura 37.




Figura 37. Modulação SPWM

Pela simples comparação, quando o sinal de referência v^* está acima do sinal da portadora triangular ($v^* \geq v_{tr}$), o sinal da gate S_a do inversor é colocado no estado lógico “1”, ativando o interruptor T_1 . Este acionamento de T_1 liga o terminal de saída a ao barramento positivo gerando uma tensão $V_{CC}/2$. Por sua vez, quando $v^* \leq v_{tr}$, o sinal da gate S_a é colocado no nível lógico “0” e o terminal de saída a fica ligado ao barramento negativo, gerando uma tensão $-V_{CC}/2$. Uma vez que a onda triangular é linear em relação ao tempo, a largura dos impulsos será proporcional à amplitude instantânea do sinal de referência. Portanto, uma maior frequência da portadora, em relação ao sinal de modulação, irá melhorar os impulsos que aproximarão o tempo médio à onda de modulação. Com isto, o sinal de modulação terá maior grau de detalhe. Contudo, as altas frequências de comutação tornam-se dispendiosas, afetando a eficiência, tornando-se, por isso, uma restrição para o projeto.

Na modulação PWM o índice de modulação de amplitude m_a e o índice de modulação de frequência m_f são dois conceitos fundamentais. O índice de modulação de amplitude define a relação entre a amplitude da componente fundamental da tensão de modulação com a amplitude da forma de onda CA comutada. De outra forma, uma vez que a portadora é definida sobre todo o intervalo do sinal de modulação, o índice de modulação é dado pela equação (2).

$$m_a = \frac{\hat{v}_{ao}\{f_1\}}{V_{CC}/2} \text{ ou } m_a = \frac{\hat{v}^*}{\hat{v}_{tr}} \quad (2)$$

O índice m_a diz-se na região linear quando o intervalo correspondente varia de 0 a 1. Por sua vez, quando o valor deste ultrapassa o valor de 1 diz-se que está na zona de sobre modulação.

Por outro lado, o índice de modulação de frequência é a relação da frequência da tensão de referência e a frequência da portadora. A relação do índice de modulação de frequência é dada pela equação (3).

$$m_f = \frac{f_{tr}}{f_1} \quad (3)$$

O índice de modulação de frequência é útil para saber onde está localizado, no espectro de frequências, o conteúdo harmônico referente à frequência de comutação ou da forma de onda de PWM.

De forma a utilizar um único sinal portador e preservar as características da técnica de PWM, o índice de modulação de frequência deverá ser um múltiplo ímpar de 3.

Na subsecção 3.1.1 é apresentada a técnica de modulação por SPWM para a topologia trifásica com PWM Bipolar.

3.1.1. PWM BIPOLAR PARA VSIs TRIFÁSICOS

Os VSIs de topologia trifásica são a extensão da topologia monofásica de meia ponte, bem como a extensão trifásica do PWM bipolar utilizado em meia ponte. A única diferença é que os sinais de referência são deslocados de 120° entre cada um para obter na saída uma tensão balanceada trifásica. Na Figura 38 está representada a portadora, os sinais de referência, a tensão de saída da fase a resultante do inversor, a tensão linha, e a tensão na carga obtida para esta modulação. Note que a tensão de linha tem três níveis de tensão e não tem compensação CC devido à relação $v_{ab} = v_{aN} - v_{bN}$.




Figura 38. Modulação SPWM para topologia trifásica

Os diagramas de blocos da implementação para os métodos de SPWM para a topologia em meia ponte monofásica e topologia trifásica são ilustrados na Figura 39. Nesta figura o termo V_{tr} corresponde à onda triangular e v_x^* , $x = a, b$ e c corresponde ao sinal de referência.




Figura 39. Diagrama de comparadores para topologia de meia-ponte e trifásica

Note que os VSIs trifásicos têm exatamente o mesmo esquema de controle que os de meia ponte mas repetido três vezes para diferentes sinais de referência, como mencionado anteriormente. [1]

3.1.2. PWM SEM PORTADORA E IMPORTÂNCIA DA PORTADORA TRIANGULAR PARA IMPLEMENTAÇÃO DIGITAL

Tendo por base a técnica de SPWM, é também possível uma implementação de PWM sem se basear numa portadora. Assim, pode ser utilizado um algoritmo simples para calcular o tempo ativo (t_{on}) de cada terminal, isto é, a porção de tempo do período de modulação T_m em que o terminal de fase de saída é ligado ao barramento positivo do inversor. Este tempo é terminado pela equação (4).

$$t_{on} = \frac{v^*}{V_{cc}/2} T_m = m_a T_m \quad (4)$$

Desta forma, o estado lógico “0” é colocado na gate durante $(T_m - t_{on})/2$, seguido pelo estado lógico “1” durante t_{on} e termina com o estado lógico “0” para a outra metade dada por $(T_m - t_{on})/2$. Assim, se o período de modulação T_m é considerado igual ao período do sinal da portadora $T_{tr} = 1/f_{tr}$ são obtidos exatamente os mesmos resultados.

Note que é importante dividir o estado 0 em dois e aplica-los um antes e um depois do estado lógico “1” para atingir um impulso PWM simétrico ou de centro ponderado como o atingido com uma portadora triangular. Embora a ordem em que os estados são gerados não têm impacto no valor médio gerado sobre T_m , isto têm importância para implicação prática em plataformas digitais e em questões em que é utilizada uma

realimentação. Por exemplo, considerando-se o controlo de corrente de um inversor a alimentar uma carga RL: se o estado 0 não fosse dividido em dois e fosse depois seguido pelo estado 1 (portadora em dente de serra) não seria possível uma amostragem síncrona da corrente e o valor de corrente da realimentação na malha de controlo poderia ter um erro de tempo médio, o que afetava todo o sistema. Isto pode ser observado na Figura 40 onde a implementação de portadora em dente de serra e portadora triangular são comparadas. Esta última produz um impulso centrado em T_m , o que permite que a corrente real $i_a(t)$ passe sobre o valor médio durante o tempo de amostragem. Desta forma, comparado com onda de dente de serra, a corrente amostrada $i_a(k)$ utilizada para medir e realimentar aproxima-se melhor à corrente real, $i_a(t)$, da portadora triangular. [1]




Figura 40. Ilustração e comparação da utilização de uma portadora triangular e de dente de serra

3.2. ZERO SEQUENCE SIGNAL - PWM

Para a tensão de alimentação V_{cc} de um inversor trifásico, a técnica de modulação de PWM baseada numa portadora só permite um sinal de referência de amplitude $V_{cc}/2$. Enquanto isto não pode ser alterado pela técnica de modulação, existe a possibilidade de alterar o sinal de referência para melhorar a utilização da tensão de alimentação.

Geralmente, a carga do inversor trifásico (tal como um motor CA) não necessita de uma tensão sinusoidal pura em todas as fases. Só precisa de tensões diferenciais de linha.

Por isso, o sinal de referência de cada fase pode ser alterado de forma conveniente, desde que a alteração não seja vista na tensão de linha.

Existem vários métodos para esta técnica de modulação e são todos baseados na injeção de um sinal adequado em cada fase. No entanto, o sinal introduzido não deve afetar a tensão de linha, e deve proporcionar algumas vantagens na utilização da fonte de alimentação.

O sinal injetado será observado no ponto de carga do neutro. Este sinal é designado de v_0 e corresponde à diferença de potencial n-0, como se pode ver na Figura 6. Por esta razão, o processo é chamado de “Zero Sequence Signal – ZSS”, pois o sinal injetado é observado na sequência zero (sinal de ponto neutro). Devido à existência de correntes no terminal neutro, esta técnica de modulação utiliza a topologia que integra o terminal neutro que está apresentada na Figura 7.

Na Figura 41 está apresentado um diagrama que descreve a técnica de modulação ZSS. Como se pode verificar e como já referido, é adicionado uma componente de tensão a cada fase de referência e posteriormente é utilizada a técnica de comparação da onda portadora com os sinais de referência alterados. [1][2][14]




Figura 41. Diagrama de Blocos da técnica de injeção de ZSS

Como referido, existem diversas técnicas de modulação de ZSS e podem ser separadas em dois grupos. O primeiro grupo corresponde aos métodos de PWM contínuo (*Continuous PWM* – CPWM) e o segundo grupo corresponde aos métodos descontínuos de PWM (DPWM).

Nesta secção serão apresentados alguns exemplos de cada grupo.

3.2.1. ZSS DE PWM CONTÍNUO

Nos métodos de PWM Contínuo, os sinais de modulação estão geralmente dentro dos valores de pico da portadora triangular e a cada período desta. E devido à interseção destas ondas obtêm-se as comutações de On e Off dos interruptores utilizados.

Os quatro métodos modernos de PWM Contínuo são o SPWM, o método SVPWM com implementação de interseção de portadora triangular e os dois métodos de injeção de harmônicos de terceira ordem (THIPWM1/6 e THIPWM1/4). Neste métodos, o SPWM é caracterizado por ser a técnica mais simples de modulação com intervalo de tensão linear limitada e com forma de onda de qualidade pobre. [14]

3.2.1.1. MÉTODO DE INJEÇÃO DE HARMÔNICOS DE TERCEIRA ORDEM

Este método é também conhecido como THIPWM e devido à sua simplicidade algébrica em que se define os sinais de sequência zero, esta técnica de modulação tem sido frequentemente discutida na literatura. Com v_a^* definido pela equação (5), o sinal de sequência zero selecionado para PHIPWM1/6 é dado por $v_0 = -(V_{1m}/6) \cos 3w_c t$, e para THIPWM1/4 é selecionado $v_0 = -(V_{1m}/4) \cos 3w_c t$, em que V_{1m} corresponde à componente fundamental da tensão de linha.

$$v_a^* = v_{1m}^* \cos(w_c t) \quad (5)$$

Ambos os métodos sofrem de implementação complexa porque a geração do sinal de $\cos 3w_c t$ é difícil em *hardware* e em *software*. Podem ser utilizadas identidades trigonométricas para calcular $\cos 3w_c t$ a partir do sinal $\cos w_c t$, no entanto, numa implementação *on-line* de intensidade computacional (são necessárias algumas multiplicações) podendo resultar na perda de significado de vários bits. Numa implementação *off-line*, as funções podem ser pré-calculadas e guardadas em memória para acesso *on-line*. Embora a THIPWM1/4 tenha teoricamente menor distorção harmônica é levemente melhor que o método de SVPWM e tem um intervalo de tensão linear mais estreito. Como de forma genérica os métodos de THIPWM têm desempenho inferior ao do método SVPWM e de implementação de complexidade significativamente maior, ambos os métodos de THIPWM têm valor acadêmico e histórico mas têm pouca importância prática. Note, também, que quando são adicionados harmônicos múltiplos de três de maior ordem ao sinal de THIPWM1/6 como $(V_{1m}/9) \cos 9w_c t$, o sinal de sequência zero

aproxima-se a uma onda triangular e a modulação resultante aproxima-se ao método de SVPWM. [14]

3.2.1.2. SPACE VECTOR PWM

O sinal de sequência zero de SVPWM é gerado utilizando o teste de amplitude mínima que compara as amplitudes dos três sinais de referência e seleciona o sinal com a mínima amplitude. Multiplicando este sinal por 0.5 é encontrado o sinal de sequência zero do SVPWM. Assumindo $|v_a^*| \leq |v_b^*|, |v_c^*|$, então $v_0 = 0.5 \times v_a^*$. A implementação analógica do SVPWM que utiliza um circuito de diodo retificador para adquirir a amplitude mínima do sinal a partir dos três sinais de referência, é possivelmente o método de PWM de injeção de sequência zero mais antigo. Cerca de uma década mais tarde, este método de modulação reaparece na literatura como implementação digital direta. Uma vez que a implementação digital direta utilizou a teoria de espaço vetorial, o método foi chamado de SVPWM. Para além disso, para simplicidade de implementação, o método de SVPWM tem características de desempenho superior e é possivelmente o método mais popular. Contudo, o desempenho desta modulação é inferior aos métodos de DPWM, que também utilizam regras de amplitude similar para gerar as suas ondas de modulação. [14][15]

3.2.2. ZSS DE PWM DESCONTINUO

Os métodos descontínuos de PWM (DPWM) baseiam-se numa modulação em que uma fase tem pelo menos um segmento que está fixo ao barramento positivo ou negativo da ligação CC para a maioria dos 120 graus, por isso, dentro de tais intervalos o correspondente terminal do inversor descontinua a modulação.

Alguns estudos efetuados indicam que a qualidade da forma de onda e as características de linearidade deste método são significativamente melhores em relação aos métodos contínuos. [14]

3.2.2.1. PWM DESCONTÍNUO 3

Este método é também conhecido como Discontinuous PWM 3 (DPW3) e o sinal de referência com amplitude intermédia define o sinal de sequência zero. Desta forma, assume-se que $|v_b^*| \leq |v_a^*| \leq |v_c^*|$, então $v_0 = \text{sign}(v_a^*) \cdot (V_{CC}/2) - v_a^*$, em que a

expressão matemática $sign(x)$ é dada pela expressão (6). Este método tem a característica de baixa distorção harmônica. [14]

$$sign(x) = \begin{cases} 1 & , \quad se \ x > 0 \\ 0 & , \quad se \ x = 0 \\ -1 & , \quad se \ x < 0 \end{cases} \quad (6)$$

3.2.2.2. PWM DESCONTÍNUO DE VALOR MÁXIMO

Esta técnica é também conhecida como DPWMMAX, e como o nome indica, o sinal de referência com o valor máximo define a sequência zero. Assume-se que $v_b^* \leq v_a^* \leq v_c^*$, então obtêm-se $v_0 = (V_{CC}/2) - v_c^*$. [14]

3.2.2.3. PWM DESCONTÍNUO DE VALOR MÍNIMO

Esta técnica é designada de DPWMMIN, e como o nome indica, o sinal de referência com o valor mínimo define o sinal de sequência zero. Note que os métodos DPWMMAX e o DPWMMIN não têm uniformidade térmica devido à comutação dos dispositivos. Isto resulta de no DPWMMAX os interruptores de cima, na topologia trifásica, terem maiores perdas de condução do que os de baixo, enquanto no DPWMMIN acontece contrário. [14]

3.2.2.4. GENERALIZED DISCONTINUOUS PWM

O método *Generalized Discontinuous PWM* (GDPW) é constituído por três casos especiais, sendo eles o DPWM0, DPWM1 e o DPWM2. A Figura 42 ilustra o sinal de sequência zero do método de GDPW. Para ajudar à descrição do GDPW, define-se o ângulo de fase de modulação ψ no ponto de intersecção de duas ondas de referência de modulação em $\omega_c t = (\pi/6)$, como apresentado na Figura 42. A partir de ψ a $\psi + (\pi/3)$, o sinal de sequência zero é o sinal sombreado que é igual à diferença entre a linha de saturação ($V_{CC}/2$) e o sinal de referência de modulação que passa a máxima amplitude de teste. Na amplitude máxima, todos os sinais de modulação v_a^* , v_b^* e v_c^* são deslocados em fase de $\psi - (\pi/6)$ e dos novos três sinais v_{ax}^* , v_{bx}^* e v_{cx}^* o com maior amplitude determina o sinal de sequência zero. Assume-se $|v_{ax}^*| \geq |v_{bx}^*|, |v_{cx}^*|$, então $v_0 = (sign(v_a^*)) (V_{CC}/2) - v_a^*$. Adicionando este sinal de sequência zero às três ondas de modulação originais v_a^* , v_b^* e v_c^* , são geradas as ondas v_a^{**} , v_b^{**} e v_c^{**} do método GDPW. Para $\psi = 0$ designa-se DPWM0, $\psi = (\pi/6)$ designa-se DPWM1 e $\psi = (\pi/3)$ designa-se DPWM2, o que corresponde à modulação de só três pontos de operação no intervalo completo de ψ

($0 \leq \psi \leq (\pi/3)$). Devido às características de desempenho superior, estes três pontos de operação do GDPWM tem encontrado um intervalo largo de aplicações.




Figura 42. Sinal de Sequencia Zero do método GDPWM com ψ variável

Todos os testes de amplitude necessitam de um pequeno número de cálculo e por isso podem ser facilmente implementados com um microcontrolador ou DSP.

Uma outra técnica de PWM contínuo, não mencionada no conjunto de técnicas ZSS referidas acima, é a técnica à qual não foi atribuído qualquer nome e no entanto aparece na literatura como exemplo. Desta forma, este método será apresentado a título exemplificativo. E isto, de acordo com o referido sobre a utilização da fonte de alimentação, irá fundamentar as afirmações efetuadas. [14]

3.2.3. EXEMPLO DE TÉCNICA DE ZSS

Tendo por base a subsecção 3.1, na qual foi referido o intervalo de região linear do índice de modulação de amplitude, se for adicionado um sinal de sequência zero, antes de existir a comparação com o sinal de portadora, a restrição para o índice de amplitude m_a ($m_a \leq 1$) pode ser esquecida. A Figura 43 apresenta um diagrama de blocos da técnica utilizada. Como é possível observar, o sinal de tensão de neutro corresponde a $v_0 = -\text{Min}(v_a^*, v_b^*, v_c^*)/3 - \text{Max}(v_a^*, v_b^*, v_c^*)/3$, em que a função *Min* retorna o valor mínimo e a função *Max* retorna o valor máximo das tensões de referência.

Claramente, a adição da sequência zero reduz a amplitude de pico do sinal de modulação resultante (v_a^{**}, v_b^{**} e v_c^{**}), enquanto a componente fundamental se mantém inalterada, como está representado na Figura 44 e Figura 45. Esta abordagem aumenta o intervalo da região linear, como também permite utilizar o índice de modulação m_a até $2/\sqrt{3}$, sem entrar na região de sobre modulação. [2]




Figura 43. Diagrama de blocos do método exemplo




Figura 44. Tensões de referência




Figura 45. Tensões de referência com injeção do sinal de sequência Zero

A amplitude máxima da tensão de fase da componente fundamental na região linear ($m_a \leq 2/\sqrt{3}$) é $v_{CC}/2$, assim, a amplitude máxima da componente fundamental da tensão de linha de saída CA é v_{CC} . Com isto, a amplitude da componente fundamental \hat{v}_{ab1} pode ser escrita pela equação (7). [2]

$$\hat{v}_{ab1} = m_a \sqrt{3} \frac{v_{CC}}{2} \quad (0 < m_a \leq \frac{2}{\sqrt{3}}) \quad (7)$$

3.3. MÉTODO DE PWM BASEADO NUMA PORTADORA PARA VSI TRIFÁSICOS DE 4 TERMINAIS

Esta topologia surge, como já referido, para um sistema trifásico que alimente uma carga desequilibrada ou carga não linear. Permitindo fazer o controlo da tensão máxima de saída e controlar as tensões e correntes no neutro.

Na Figura 8 está representado um VSI trifásico de 4 terminais. Este esquema permite fazer com que as três linhas de tensão de saída fiquem ligadas ao neutro de forma independente, sendo elas V_{an} , V_{bn} e V_{cn} , com a restrição da equação (8). Nesta figura o ponto “n” é o ponto neutro da carga no sistema trifásico de quatro fios e está ligado ao ponto médio de um terminal adicional do VSI trifásico de quatro terminais.

$$-V_{CC} \leq V_{an}, V_{bn}, V_{cn} \leq V_{CC} \quad (8)$$

Utilizando o método presente e a topologia trifásica de quatro terminais, a tensão de no terminal neutro “ V_{n0} ” pode ser manipulada ativamente pelo controlo do sinal da gate do terminal adicional. Este controlo é, por sua vez, um pouco diferente do VSI trifásico de três terminais.

Os tempos T_{ON} dos interruptores superiores dos respetivos terminais podem ser obtidos pelas expressões em (9). No entanto o mesmo pode ser obtido pela implementação utilizando uma onda portadora triangular, como é apresentado no diagrama da Figura 46.

$$\begin{aligned} T_a &= \frac{T_s}{2} + \frac{V_{a0}}{V_{CC}} T_s \\ T_b &= \frac{T_s}{2} + \frac{V_{b0}}{V_{CC}} T_s \\ T_c &= \frac{T_s}{2} + \frac{V_{c0}}{V_{CC}} T_s \\ T_f &= \frac{T_s}{2} + \frac{V_{n0}}{V_{CC}} T_s \end{aligned} \quad (9)$$

Pelo método de PWM baseado numa portadora triangular, a tensão v_{n0} pode ser determinada durante o período de amostragem, revelando menor distorção harmónica para uma dada frequência de comutação.




Figura 46. Diagrama de blocos para VSI trifásico de quatro terminais

Como pode ser verificado pelo esquema apresentado na Figura 46 esta técnica de modulação segue o princípio de funcionamento da modulação de ZSS, no entanto esta técnica apresenta um novo terminal de controlo que corresponde ao controlo de tensão no neutro.

A determinação da tensão do neutro pode ser obtida como apresentado nas equações em (10).

$$V_{n0} = \begin{cases} -\frac{V_{max}}{2}, & V_{min} > 0 \\ -\frac{V_{min}}{2}, & V_{max} < 0 \text{ ou} \\ -\frac{V_{max}+V_{min}}{2}, & \text{outro} \end{cases} \quad (10)$$

$$V_{n0} = mid\left(-\frac{V_{max}}{2}, -\frac{V_{min}}{2}, -\frac{V_{max} + V_{min}}{2}\right)$$

Nesta equação $V_{min} = \min(V_{an}, V_{bn}, V_{cn})$, $V_{mid} = mid(V_{an}, V_{bn}, V_{cn})$ e $V_{max} = \max(V_{an}, V_{bn}, V_{cn})$. Sendo que $\min(V_{an}, V_{bn}, V_{cn})$ representa a função que seleciona o mínimo valor entre V_{an} , V_{bn} e V_{cn} , $mid(V_{an}, V_{bn}, V_{cn})$ representa a função que calcula o valor médio entre V_{an} , V_{bn} e V_{cn} e $\max(V_{an}, V_{bn}, V_{cn})$ representa a função que seleciona o valor máximo entre V_{an} , V_{bn} e V_{cn} .

Após determinada a tensão de neutro v_{n0}^* , tal como é apresentado pela Figura 46, a portadora triangular irá permitir gerar os sinais de atuação da gate do IGBT.

O intervalo disponível de tensão de fase nos conversores de quatro terminais é determinado pela equação (11).

$$V_{max} - V_{min} \leq V_{cc} \quad (11)$$

Por sua vez, o intervalo de tensão disponível de sequência zero, $V_o(t)$, é obtido simultaneamente pela produção de tensões balanceadas. As tensões trifásicas balanceadas estão representadas em (12).

$$\begin{aligned} V_a &= A \cos(\omega t) \\ V_b &= A \cos\left(\omega t - \frac{2\pi}{3}\right) \\ V_c &= A \cos\left(\omega t + \frac{2\pi}{3}\right) \end{aligned} \quad (12)$$

A tensão de fase ao neutro incluindo a tensão de sequência zero pode ser escrita como apresentado nas equações em (13).

$$\begin{aligned} V_{an} &= A \cos(\omega t) + V_o(t) \\ V_{bn} &= A \cos\left(\omega t - \frac{2\pi}{3}\right) + V_o(t) \\ V_{cn} &= A \cos\left(\omega t + \frac{2\pi}{3}\right) + V_o(t) \end{aligned} \quad (13)$$

Onde a tensão de sequência zero, $V_o(t)$, pode ser uma constante ou uma função arbitrária de tempo.

Com esta técnica de modulação, o valor máximo da amplitude da tensão balanceada, A_{max} , é dada pela equação (14). Desta forma a amplitude máxima da tensão de sequência zero deve satisfazer sempre a equação (15).

$$A_{max} = \frac{V_{cc}}{\sqrt{3}} \quad (14)$$

$$|V_o| \leq \frac{V_{cc}}{2} - \frac{V_{cc}}{4\sqrt{3}} = V_{o \max} \approx 0.3557 V_{cc} \quad (15)$$

Nos VSI trifásicos de quatro terminais, se a tensão trifásica balanceada cujo a amplitude gerada é A que é menor que A_{max} , então a maior tensão V_o pode ser gerada como apresentado na equação (16).

$$|V_o| \leq \frac{V_{cc}}{2} - \frac{A}{4} \quad (16)$$

Por isso, sem sobre modulação, a amplitude máxima da tensão da fase ao neutro pode ser obtida pela equação (17), incluindo a tensão de sequência zero e a tensão trifásica balanceada. [16]

$$V_{peak\ de\ an,\ bn,\ cn}^* = \frac{V_{CC}}{2} + \frac{\sqrt{3}V_{CC}}{4} \approx 0.933 V_{CC} \quad (17)$$

3.4. ELIMINAÇÃO SELETIVA DE HARMÔNICOS EM VSIS TRIFÁSICOS

Para elevadas potências, as perdas de comutação causadas durante a comutação dos dispositivos de potência, pode levar a perdas elevadas de energia. Para além disso, são necessários sistemas maiores e mais sofisticados para dissipação de calor. Por isso, os métodos de modulação de elevada frequência de comutação (métodos baseados em PWM ou SVPWM) não são adequados. No entanto, a baixa frequência de comutação melhora a eficiência e reduz a qualidade de energia pois a linearidade de modulação é perdida. Com isto aparecem harmónicos de baixa ordem nas laterais, que não podem ser filtrados pela carga.

Como solução para o problema referido, surge o método de modulação pela eliminação seletiva de harmónicos (SHE), sendo o seu objetivo principal as aplicações de elevada potência. Basicamente, o SHE é a estratégia de PWM onde os ângulos de comutação são predefinidos e pré-calculados de forma a eliminar os harmónicos de baixa ordem e a manter o controlo da componente fundamental. Para alcançar isto, é utilizada a série de Fourier da forma de onda pré definida, igualando cada harmónico não desejado a zero. E, adicionalmente, combinar a componente fundamental com o índice de modulação desejado dado pela referência.

Na Figura 47 está representado a resposta de um VSI trifásico para um controlo com três ângulos por quarto de ciclo, para além disso, está também representado a tensão de linha, a tensão de carga e o respetivo espetro que contém os harmónicos.




Figura 47. Ilustração das formas de onda obtidas, ângulos de disparo e espectro de harmônicos

Recorrendo à série de Fourier para eliminar os harmônicos desejados e determinar os ângulos de disparo, obtêm-se a expressão matemática apresentada em (18). Esta permite, através do primeiro termo, obter a componente fundamental com um determinado índice de modulação e utilizando o segundo termo é possível eliminar os harmônicos desejados.

$$\begin{cases} m_a \frac{\pi}{4} = - \sum_{k=1}^N (-1)^k \cos(n\theta_k), \text{ para } n = 1 \\ 0 = - \sum_{k=1}^N (-1)^k \cos(n\theta_k), \text{ para } n = 3, 5, 7, 11, 13, \dots \end{cases} \quad (18)$$

No caso da Figura 47, em que são determinados três ângulos de disparo obtém-se um sistema de três equações a três incógnitas como é demonstrado em (19). Note que os harmônicos a eliminar correspondem ao quinto e sétimo harmônico e o índice de modulação m_a corresponde ao valor 0.8.

$$\begin{cases} 0.8 \times \frac{\pi}{4} = \cos(1\theta_1) - \cos(1\theta_2) + \cos(1\theta_3) \\ 0 = \cos(5\theta_1) - \cos(5\theta_2) + \cos(5\theta_3) \\ 0 = \cos(7\theta_1) - \cos(7\theta_2) + \cos(7\theta_3) \end{cases} \quad (19)$$

Os três ângulos e as três equações formam o sistema não linear a ser resolvido. Note que a adição de um coeficiente adicional para eliminar outro harmônico não é possível uma vez que duas equações deverão ser linearmente dependentes. A única forma

de eliminar mais harmônicos é adicionar mais ângulos, aumentando a complexidade do sistema. A regra geral é que com k ângulos, podem ser eliminados $k - 1$ harmônicos enquanto se mantém o controle da componente fundamental. A Figura 47 mostra uma solução particular para um índice de modulação próximo de um. Note que o quinto e sétimo harmônico são eliminados na tensão de fase do inversor enquanto o terceiro e o nono ainda aparecem. Apesar disso, estes são eliminados através da ligação trifásica da carga e não aparecem nas tensões de linha e nas tensões de carga, como pode ser confirmado pelo seu espectro. Para além disso, a corrente de carga é apresentada, e aparece altamente sinusoidal apesar da baixa frequência de comutação do inversor.

Se forem considerados mais ângulos para eliminação, a escolha natural para eliminação de harmônicos deve cair sobre o 11° , 13° , 17° e assim por diante, uma vez que os harmônicos pares ou os múltiplos de três não necessitam de serem eliminados. Para o caso monofásico, isto não se mantém e os harmônicos múltiplos de três necessitam de ser eliminados.

É de referir que o conjunto de equações não pode ser resolvido *on-line* nem analiticamente, sendo a principal desvantagem do SHE. Por isso, todos os ângulos de disparo têm de ser pré-calculados *off-line* e guardados em tabelas de dados. Os cálculos são efetuados utilizando, principalmente, técnicas numéricas iterativas. Na Figura 48 está representada uma solução típica de cinco ângulos para todo o intervalo do índice de modulação. Geralmente os resultados desta solução são guardados em tabelas de dados, os quais são utilizados por meio de um dado índice de modulação de acordo com a tensão de referência. [1][2]




Figura 48. Ilustração da relação do índice de modulação com o ângulo comutação

Posteriormente, os ângulos são convertidos em tempo pela utilização de uma forma de onda triangular com amplitude de $\pi/2$ e com o dobro da frequência fundamental ω desejada, em rad/s . Esta estratégia de implementação está ilustrada na Figura 49.




Figura 49. Ilustração da Técnica de Conversão de Ângulo para Tempo

3.5. TÉCNICA DE MODULAÇÃO UTILIZANDO HISTERESE

Na estratégia de controlo baseada em histerese, como apresentado na Figura 50, a corrente medida na carga é comparada com a corrente de referência, utilizando comparadores de histerese. Cada comparador determina o estado de comutação do correspondente terminal (S_a , S_b e S_c), de tal forma que as correntes de carga são forçadas a permanecer dentro da banda de histerese. Tendo por base a banda de histerese, existem dois tipos de controladores de corrente, sendo eles o controlador de corrente de histerese de banda fixa e o de banda sinusoidal. [17]




Figura 50. Diagrama de blocos da técnica de modulação por histerese

3.5.1. CONTROLADOR DE CORRENTE DE HISTERESE DE BANDA FIXA

No cenário de controlador de corrente de banda fixa, a banda de histerese é fixa sobre o período fundamental. As equações matemáticas para o controlo de banda fixa são dadas pelo conjunto de equações em (20).

$$\begin{aligned} i_{ref} &= I_{max} \sin(\omega t) \\ i_{sup} &= i_{ref} + H \\ i_{inf} &= i_{ref} - H \end{aligned} \quad (20)$$

Nestas equações, i_{sup} é a banda superior, i_{inf} é a banda inferior e H o limite da banda de histerese.

Como se pode observar pela Figura 51, se $i_a > i_{sup}$, então $S_x = 0$. Isto significa que carga fica ligada ao barramento CC negativo de forma a reduzir a corrente de linha. Similarmente, se $i_a < i_{inf}$ então $S_x = 1$, o que significa que a carga fica ligada ao barramento CC positivo de forma a aumentar a corrente na carga.




Figura 51. Técnica de modulação de histerese por controlo de corrente de banda fixa e PWM gerado

Este método é conceptualmente simples e a implementação não requer circuitos complexos nem processadores. O desempenho do controlador de corrente é bom, com uma

resposta dinâmica rápida. Devido à interceção entre as fases, o erro de corrente não está estritamente limitado pelo valor da banda de histerese.

A frequência de comutação varia de acordo com a variação dos parâmetros da carga e com as condições de operação. Este é um dos inconvenientes do controlo de histerese, uma vez que a frequência de comutação variável pode causar problemas de ressonância. Para além disso, as perdas de comutação restringem a aplicação de controlo de histerese para níveis de potência baixos. [17]

3.5.2. CONTROLADOR DE CORRENTE DE BANDA SINUSOIDAL

No cenário de controlador de corrente de banda sinusoidal, a banda de histerese varia sinusoidalmente sobre o período fundamental. As equações matemáticas para o controlo de banda sinusoidal estão representadas em (21), em que h corresponde à banda de histerese.

$$\begin{aligned} I_{ref} &= I_{max}\sin(\omega t) \\ i_{sup} &= (I_{max} + h)\sin(\omega t) \\ i_{inf} &= (I_{max} - h)\sin(\omega t) \end{aligned} \quad (21)$$

Desta forma, o controlo para este método difere um pouco em relação ao método de banda fixa. Neste caso existem mais instruções para realizar o controlo, sendo por isso dividido em dois grupos. Para o grupo um, em que a corrente $i_{ref} > 0$, quando $(i_a > i_{sup})$, então $S_x = 0$, o que significa que a carga fica ligada ao barramento negativo para baixar a corrente. Por outro lado, quando $(i_a < i_{inf})$, então $S_x = 1$, logo a carga fica ligada ao barramento positivo para aumentar a corrente. No segundo grupo, em que $i_{ref} < 0$, quando $(i_a < i_{inf})$, então $S_x = 1$, a carga fica ligada ao barramento positivo. Por fim, quando $(i_a > i_{sup})$, então $S_x = 0$, a carga fica ligada ao barramento negativo para descer a corrente.

A forma de onda obtida por este método está representada na Figura 52.




Figura 52. Técnica de modulação de histerese de banda sinusoidal

Tal como o método de controlo de corrente de banda fixa, o método de banda sinusoidal permite uma boa resposta dinâmica com a variação de corrente. Para além disso, o controlador de banda de sinusoidal tem menor ripple de corrente, sendo que por este motivo a DHT é menor neste método. [18][19]

3.6. MODULAÇÃO NO ESPAÇO VETORIAL

O algoritmo de modulação de espaço vetorial (*Space Vector Modulation* - SVM) é também uma estratégia de PWM. A diferença em relação a outros métodos é que os tempos de comutação são calculados com base na representação do espaço vetorial de três fases de referência juntamente com os estados de comutação. Para além disso, este método apresenta maior amplitude por fase em relação ao método de SPWM e ainda é de referir que este método de modulação baseado no espaço vetorial tem o único propósito de aplicações que são os inversores de três fases.

3.6.1. MODULAÇÃO DE ESPAÇO VETORIAL

Esta técnica de modulação é também designada de modulação no espaço vetorial em duas dimensões, ou seja SVPWM-2D. Com esta técnica o terminal neutro não é tomado em consideração.

Atendendo à transformada de Clarke e tomando em consideração a potência por fase invariante e a inexistência de terminal neutro em que é satisfeita a condição $v_a + v_b +$

$v_c = 0$, a matriz correspondente à transformada pode ser dada pela equação (22). Nesta transformada, as variáveis X_{abc} e $X_{\alpha\beta}$ podem ser substituídas por tensões ou correntes. [1]

$$\begin{bmatrix} X_\alpha \\ X_\beta \end{bmatrix} = \frac{2}{3} \begin{bmatrix} 1 & -\frac{1}{2} & -\frac{1}{2} \\ 0 & \frac{\sqrt{3}}{2} & -\frac{\sqrt{3}}{2} \end{bmatrix} \begin{bmatrix} X_a \\ X_b \\ X_c \end{bmatrix} \quad (22)$$

Com esta equação a tensão v_s do espaço vetorial pode ser definida num plano complexo α - β dado pela equação (23).

$$v_s = \frac{2}{3} [v_{aN} + a v_{bN} + a^2 v_{cN}], \text{ em que } a = -\frac{1}{2} + j \frac{\sqrt{3}}{2} \quad (23)$$

e v_{aN} , v_{bN} e v_{cN} são as tensões de fase de saída do inversor.

Uma vez que as tensões de saída do inversor são definidas pelos sinais na gate de acordo com a equação (1), por substituição de (1) em (23), a tensão do espaço vetorial pode ser definida utilizando os sinais de gate S_a , S_b e S_c , resultando na equação (24).

$$v_s = \frac{2}{3} V_{cc} [S_a + a S_b + a^2 S_c] \quad (24)$$

Substituindo na equação (24) todas as combinações dos sinais da gate levará a $2^3 = 8$ vetores de espaço, apresentados na Tabela 3. Note que existem só sete vetores diferentes pois os vetores V_0 e V_7 têm valor zero. Estes são chamados vetores não ativos pois atuam com níveis de tensão zero na carga, enquanto a corrente flui livremente pelos interruptores ativos ou pelos díodos de roda livre. Estes vetores podem ser apresentados no plano complexo α - β , resultando numa representação da tensão dos estados do VSI no espaço vetorial, como ilustrado na Figura 53. A partir da Tabela 3 e da Figura 53, verifica-se que todos os vetores ativos têm a mesma amplitude, como apresentado na equação (25).

$$|V_k| = \frac{2}{3} V_{cc}, \text{ com } k = 1, \dots, 6 \quad (25)$$

E têm ângulos diferentes, que são rodados de $\frac{\pi}{3}$ em relação ao anterior, dado pela equação (26).

$$\angle\{V_k\} = (k-1)\frac{\pi}{3}, \text{ com } k = 1, \dots, 6 \quad (26)$$




Figura 53. Representação do espaço vetorial gerado pelo VSI trifásico

Cada par adjacente dos vetores ativos define uma área no plano α - β , dividindo-o em seis setores. A tensão de referência do espaço vetorial v_s^* pode ser calculada pela equação (23) e o vetor resultante pode ser mapeado no plano α - β , caindo num dos setores. Para as referências sinusoidais trifásicas balanceadas, o vetor de referência resultante corresponde uma amplitude fixa a rodar no espaço vetorial com a mesma amplitude e velocidade angular (ω) das sinusoides de referência, com uma posição instantânea em relação ao eixo real α dado por $\theta = \omega t$.

O princípio de funcionamento é gerar, sobre o período de modulação T_m , um tempo médio igual ao vetor referência regularmente amostrado (amplitude e posição angular). Por isso, o problema é reduzido a encontrar o *duty cycle* do vetor zero e dos dois vetores ativos que definem o setor em que a referência está localizada. Considerando um caso genérico k na Figura 54, então o tempo médio sobre o período de modulação pode ser definido pelas equações em (27).




Figura 54. Princípio de funcionamento para um setor k genérico

$$v_s^* = \frac{1}{T_m} (t_k V_k + t_{k+1} V_{k+1} + t_0 V_0) \quad (27)$$

$$T_m = t_k + t_{k+1} + t_0$$

Onde t_k/T_m , t_{k+1}/T_m e t_0/T_m são os *duty cycles* dos respetivos vetores. As equações (28), (29) e (30) determinam os tempos dos vetores ativos e vetores zero, respetivamente. Nestas equações θ_k é o ângulo entre o eixo α e o vetor espacial k .

$$t_k = \frac{3T_m |V_s^*|}{2V_{cc}} \left\{ \cos(\theta - \theta_k) - \frac{\sin(\theta - \theta_k)}{\sqrt{3}} \right\} \quad (28)$$

$$t_{k+1} = \frac{3T_m |V_s^*| \sin(\theta - \theta_k)}{V_{cc} \sqrt{3}} \quad (29)$$

$$t_0 = T_m - t_k - t_{k+1} \quad (30)$$

Note que a equação (30) é obtida da equação (27) de forma a completar o período de modulação T_m . A solução deste vetor genérico pode ser facilmente aplicada a qualquer setor substituindo o índice k ($k=1, \dots, 6$).

De forma a produzir tensões de linha simétricas, todos os setores (um total de 6 setores) devem ser iguais num período, por isso a frequência de modulação $1/T_m$ deverá ser um múltiplo de 6. Isto permitirá minimizar os harmónicos não regulares. [1][2]

É de referir que o índice de modulação m_a para o presente método de modulação varia dentro do intervalo de 0 a $\sqrt{3}/2$. Desta forma o valor máximo do vetor $|V_s^*|$ é dado pela equação (31).

$$|V_s^*| = \frac{2}{3} \times m_a \times V_{cc} \quad (31)$$

O estágio final no algoritmo é gerar uma sequência de comutação adequada de vetores de modulação e dos seus *duty cycles*. Como referido, na modulação de PWM baseada numa portadora é desejável uma sequência de PWM com peso ponderado, isto é, centrar os impulsos de comutação sobre T_m para atingir uma operação síncrona do inversor. Uma vez que em termos de valor médio não há diferença em relação a qual o vetor que é gerado primeiro ou último, podem ser abordadas outras questões na definição da sequência de comutação. Particularmente, a eficiência pode ser tomada em conta tentando diminuir o número de comutações, reduzindo assim as perdas de comutação.

Na Figura 55 está ilustrada uma sequência comum de vetores com centro ponderado de impulsos padrão, dependendo se o vetor de referência está na sequência par ou impar. O vetor zero está dividido em quatro segmentos e é gerado utilizando ambas as possibilidades V_0 e V_7 . No caso particular apresentado na Figura 55, V_7 foi selecionado para iniciar e terminar a sequência, enquanto V_0 é utilizado para o impulso do meio. Esta sequência pode ser invertida do centro para os lados (V_7 no meio e V_0 nos dois lados). Isto é equivalente a alterar a polaridade do sinal da portadora e não afeta a DHT. Para além da sequência apresentada podem ser utilizadas outras.




Figura 55. Ilustração da sequência de impulsos gerados pelo método SVPWM no Setor Impar e Par

Analisando a Figura 55 verifica-se que diferença entre o setor impar e o setor par é uma troca do primeiro vetor ativo gerado, o que é necessário de forma a manter um centro

de impulsos padrão. Isto é mais perceptível na transição do setor 1 para o setor 2 apresentado na Figura 56, onde a sequência do vetor pode ser visualizada para toda a tensão de saída da fase do inversor (v_{aN} , v_{bN} e v_{cN}) e as tensões linha a linha ($v_{ab} = v_{aN} - v_{bN}$ e $v_{bc} = v_{bN} - v_{cN}$). Note como cada tensão tem uma forma de onda simétrica dentro de cada período de modulação T_m . [1]




Figura 56. Ilustração da transição entre setor 1 e setor 2

3.6.2. MODULAÇÃO DE ESPAÇO VETORIAL DESCONTINUA

Uma outra sequência da técnica de modulação de SVPWM é conhecida como SVPWM descontinua e tem características atrativas em termos de redução da frequência de comutação. Esta sequência tem como vantagem o fato de que a fase do inversor pode ser mantida num estado de comutação fixa durante dois setores, ou equivalente a $2\pi/3$, isto é, sem mudar durante um terço do ciclo fundamental. A partir da Figura 55, considerando-se apenas como vetor zero o $V_0 = (0,0,0)$, resultam as seguintes relações:

- A componente de fase c de todos os vetores gerados no setor 1 e 2 é sempre 0.
- A componente de fase a de todos os vetores gerados no setor 3 e 4 é sempre 0.
- A componente de fase b de todos os vetores gerados no setor 5 e 6 é sempre 0.

Da mesma forma que, considerando-se apenas, como vetor zero, o $V_1 = (1,1,1)$, resultam as seguintes relações:

- A componente de fase a de todos os vetores gerados no setor 6 e 1 é sempre 1,

- A componente de fase b de todos os vetores gerados no setor 2 e 3 é sempre 1, e
- A componente de fase c de todos os vetores gerados no setor 4 e 5 é sempre 1.

Pela consideração de um dos dois casos, é possível definir uma sequência em que uma fase pode ser mantida fixa durante ambos os setores correspondentes. A Figura 57 e Figura 58 apresentam a sequência de vetores para os setores ímpares e pares a serem considerados quando utilizar $(0,0,0)$ e $(1,1,1)$ como fronteira de vetores, respectivamente. Assim escolhendo entre um ou outro é equivalente a mudar a polaridade da portadora no PWM e por isso não afeta a tensão de saída. Como a fase do inversor é mantida fixa em 0 ou 1, sem comutar, reduz-se fortemente o número de comutações e melhora a eficiência.

[1]




Figura 57. Sequência descontínua de SVPWM: (a) Setor Ímpar, (b) Setor Par e (c) transição do setor 1 para setor 2




Figura 58. Sequência descontínua de SVPWM: (a) para setor ímpar, (b) para a sequência par e (c) exemplo da transição de 6 para 1

Na Figura 59, estão representadas a tensão de saída do inversor, a tensão linha, a tensão de carga e a corrente de carga para o método SVPWM descontínuo utilizando o vetor V_0 . Note que cada fase do inversor é mantida em nível zero durante $2\pi/3$ do ciclo fundamental.




Figura 59. Ilustração das formas de Onda de corrente e tensão do método de SVPWM descontínuo

Atendendo agora à transformada de Clarke em que se considera a potência total invariante e a inexistência de terminal neutro, na matriz correspondente à transformada de Clarke, para sistemas trifásicos, dada pela equação (22) substitui-se o escalar $2/3$ pelo escalar $\sqrt{2/3}$.

Na Tabela 5 estão representados os vetores ativos e não ativos no plano complexo α - β , resultantes da transformada de Clarke. Como pode ser observado as tensões de fase assumem um valor máximo de $2/3v_{cc}$, com isto, no plano complexo, a potência total corresponde a $\sqrt{2/3} V_{cc}$. [20]

Tabela 5 Representação dos vetores ativos e não ativos no plano complexo α - β

	$S_a S_b S_c$	V_{an}	V_{bn}	V_{cn}	V_α	V_β
V_0	000	0	0	0	0	0
V_1	001	$-\frac{1}{3}$	$-\frac{1}{3}$	$\frac{2}{3}$	$-\sqrt{\frac{1}{6}}$	$-\sqrt{\frac{1}{2}}$
V_2	010	$-\frac{1}{3}$	$\frac{2}{3}$	$-\frac{1}{3}$	$-\sqrt{\frac{1}{6}}$	$\sqrt{\frac{1}{2}}$
V_3	011	$-\frac{2}{3}$	$\frac{1}{3}$	$\frac{1}{3}$	$-\sqrt{\frac{2}{3}}$	0
V_4	100	$\frac{2}{3}$	$-\frac{1}{3}$	$-\frac{1}{3}$	$\sqrt{\frac{2}{3}}$	0
V_5	101	$\frac{1}{3}$	$-\frac{2}{3}$	$\frac{1}{3}$	$\sqrt{\frac{1}{6}}$	$-\sqrt{\frac{1}{2}}$
V_6	110	$\frac{1}{3}$	$\frac{1}{3}$	$-\frac{2}{3}$	$\sqrt{\frac{1}{6}}$	$\sqrt{\frac{1}{2}}$
V_7	111	0	0	0	0	0

3.7. ANÁLISE HARMÓNICA

Na eletrônica, a análise harmónica foi sempre objetivo de estudo. Com a introdução da eletrônica de potência, os harmónicos que circulavam na rede elétrica aumentaram, prejudicando o funcionamento de máquinas elétricas ou não permitiam funcionamento de certos equipamentos. Devido a isto, os compensadores eletrónicos e os filtros tiveram um papel importante na energia da rede.

Segundo Fourier, os sinais não sinusoidais periódicos podem ser descritos pela soma de vários sinais sinusoidais periódicos, sendo eles o sinal de frequência fundamental e os sinais de múltiplos inteiros da frequência fundamental. Estes últimos são designados de harmónicos.

Com isto, a série de Fourier para uma função periódica $f(t)$ pode ser expressa em forma trigonométrica como apresentado na equação (32).

$$f(t) = a_0 + \sum_{n=1}^{\infty} [a_n \cos(nw_0 t) + b_n \text{sen}(nw_0 t)] \quad (32)$$

Nesta equação os termos a_0 , a_n e b_n são apresentados em (33).

$$\begin{aligned} a_0 &= \frac{1}{T} \int_{-\frac{T}{2}}^{\frac{T}{2}} f(t) dt \\ a_n &= \frac{2}{T} \int_{-\frac{T}{2}}^{\frac{T}{2}} f(t) \cos(nw_0 t) dt \\ b_n &= \frac{2}{T} \int_{-\frac{T}{2}}^{\frac{T}{2}} f(t) \text{sen}(nw_0 t) dt \end{aligned} \quad (33)$$

No entanto, os senos e cossenos com a mesma frequência podem-se combinar na mesma senoide, apresentando-se como uma expressão alternativa para a série de Fourier, como a equação (34).

$$f(t) = a_0 + \sum_{n=1}^{\infty} C_n \sin(nw_0 t + \theta_n) \quad (34)$$

Nesta equação C_n é dado pela equação (35).

$$C_n = \sqrt{a_n^2 + b_n^2} \text{ e } \theta_n = \tan^{-1} \left(\frac{a_n}{b_n} \right) \quad (35)$$

Nas expressões da série de Fourier a_0 é uma constante de valor médio de $f(t)$ e representa uma corrente ou uma tensão contínua em aplicações elétricas. O coeficiente C_1 é a amplitude do termo da frequência fundamental w_0 . Os coeficientes C_2, C_3, \dots são as amplitudes dos harmónicos com frequências $2w_0, 3w_0, \dots$

Sendo que, segundo Fourier, a representação de um sinal não sinusoidal é a soma infinita de sinais sinusoidais nunca será possível ter um sinal totalmente “perfeito”. Desta forma, existe um fator para determinar a qualidade do sinal. Este fator é designado de Distorção Harmónica Total (DHT). Supondo que não existe componente contínua num sinal, a qualidade de um sinal pode ser dado pela equação (36).

$$DHT = \frac{\sqrt{\sum_{n=2}^{\infty} (V_{n, rms})^2}}{V_{1, rms}} = \frac{\sqrt{V_{rms}^2 - V_{1, rms}^2}}{V_{1, rms}} \quad (36)$$

Nesta equação $V_{n, rms}$ corresponde ao valor eficaz de cada harmónico.

O DHT da corrente calcula-se substituindo a corrente pela tensão na equação anterior. Normalmente o DHT da corrente de carga é mais interessante do que o da tensão de saída. [21]

Nesta subsecção será realizada uma análise teórica sobre os harmónicos gerados pelos métodos de modulação referidos anteriormente.

3.7.1. HARMÓNICOS NO PWM SINUSOIDAL

Para preservar as características da técnica de PWM, deve-se utilizar um único sinal de portadora e o índice de modulação de frequência m_f deve ser um múltiplo ímpar de três. Assim, todas as tensões de fase (v_{aN}, v_{bN} e v_{cN}) são idênticas, mas sem harmónicos pares nas fases desfasadas de 120° . Para além disso, os harmónicos de frequências múltiplos de três são idênticos em amplitude e fase em todas as fases do inversor. Por exemplo, se o nono harmónico na fase aN é dado pela equação (37), o nono harmónico da fase bN será dado pela equação (38).

$$v_{aN9}(t) = \hat{v}_9 \sin(9wt) \quad (37)$$

$$v_{bN9}(t) = \hat{v}_9 \sin[9(wt - 120^\circ)] = \hat{v}_9 \sin(9wt) \quad (38)$$

Assim, a tensão de linha, $v_{ab} = v_{aN} - v_{bN}$ não conterà o nono harmónico e o mesmo se passa para os restantes múltiplos de 3.

Para valores ímpares múltiplos de 3 do índice de modulação de frequência m_f , os harmônicos correspondentes aparecem em frequências normalizadas f_h , centradas em torno de m_f e em múltiplos, dado pela expressão (39).

$$h = l m_f \pm k \quad l = 1, 2, \dots \quad (39)$$

onde $l=1, 3, 4, \dots$ para $k=2, 4, 6, \dots$ e $l=2, 4, \dots$ para $k=1, 5, 7, \dots$ tal que h não é múltiplo de 3. Portanto, os harmônicos para múltiplos de três estarão a $m_f \pm 2$, $m_f \pm 4$, ..., $2m_f \pm 1$, $2m_f \pm 5$, ..., $3m_f \pm 2$, $3m_f \pm 4$, ..., $4m_f \pm 1$, $4m_f \pm 5$, A eliminação dos harmônicos múltiplos de três devido às tensões de linha reduz o DHT da tensão de carga.

Para uma corrente de carga quase sinusoidal, os harmônicos de corrente na ligação CC estão às frequências dadas pela expressão (40).

$$h = l m_f \pm k \pm 1 \quad l = 1, 2, \dots \quad (40)$$

onde $l=0, 2, 4, \dots$ para $k=1, 5, 7, \dots$ e $l=1, 3, 5, \dots$ para $k=2, 4, 6, \dots$ uma vez que $h = l \cdot m_f \pm k$ é positivo e não é múltiplo de 3.

Para o caso em que $m_f = 9$ e $m_a = 0.8$ os espectros de frequência normalizada da tensão de linha de saída e da corrente CC estão apresentados na Figura 60. Por fim, é de referir que o índice de modulação de frequência deverá ser superior a 20 ($m_f > 20$), o que irá reduzir os harmônicos de ordem baixa. [1][2]




Figura 60. Espectro de frequências normalizadas da tensão linha e da corrente na ligação CC

3.7.2. MODELAÇÃO ZSS – HARMÔNICOS

Como verificado na secção 3.2, existem vários métodos de modulação de injeção Sinal de Sequência Zero (ZSS). Estes, dependendo do método utilizado, podem levar a uma onda resultante de elevada qualidade ou então de menor qualidade. No entanto, uma vez que é utilizada uma onda portadora para gerar o sinal de referência, este método segue o mesmo princípio que o método da subsecção 3.7.1, ou seja, para valores de m_f elevados

(superiores a 20) serão reduzidos os harmônicos de ordem baixa, melhorando a qualidade do sinal e, ainda, a distribuição de harmônicos seguem o mesmo princípio que no método de SPWM.

Para além disso, tal como o método de PWM sinusoidal, como este método utiliza sinais de referência desfasados de 120° , os harmônicos pares e múltiplos de três não aparecerão no espectro de frequências.

Por fim, dependendo do método utilizado, método contínuo ou descontínuo de PWM, os harmônicos resultantes na ligação CC serão mais ou menos. Sendo que no método descontínuo, devido ao menor número de comutações por período, terá menor número de harmônicos em relação ao método contínuo de PWM. O mesmo também se irá refletir na forma de onda CA gerada.

Os espectros de frequências gerados para o exemplo da técnica de ZSS presente na secção 3.2 estão representados na Figura 61. Neste exemplo é utilizado como índice de modulação de amplitude 0.8 e índice de modulação de frequência de 9. E como pode ser observado, na tensão de linha v_{ab} , não aparecem harmônicos pares nem múltiplos de 3 da frequência fundamental. [1][2]




Figura 61. Espectro de frequências normalizadas da tensão linha e da corrente na ligação CC

3.7.3. HARMÓNICOS NOS MÉTODOS SHE E HISTERESE

A distribuição de harmônicos no método de SHE depende do número de harmônicos que se pretende eliminar. Desta forma resultará uma forma de onda de baixa ou de elevada qualidade. Assim quanto maior o número de harmônicos eliminados melhor será a qualidade do sinal e vice-versa. Ainda também, dependendo do número de harmônicos eliminados, este método apresenta menor qualidade para sinais de baixa frequência.

No método de SHE, tal como no método de SPWM, os harmónicos pares e múltiplos de 3 não irão aparecer no espectro de frequências. [1][2]

Uma vez que no método de controlo por Histerese os IGBTs são atuados por um PWM, são gerados harmónicos no lado da ligação CC e no lado da forma de onda CA. No entanto, os métodos de Histerese estudados não seguem uma distribuição normal de harmónicos. [17][18]

3.7.4. SVPWM - HARMÓNICOS

A técnica de SVPWM, dependendo da sequência de comutação utilizada, pode gerar formas de onda de maior qualidade ou de menor qualidade. Como referido na secção 3.6.2, o SVPWM descontínuo permite diminuir o número de comutações e consequentemente diminuir os harmónicos gerados no lado da ligação CC e no lado da forma de onda CA gerada.

Para além disso é de referir que o primeiro conjunto relevante de harmónicos irá aparecer à frequência de amostragem do vetor de referência, o que corresponde também à frequência de comutação.

Na Figura 62 está representado os espectros de frequência normalizada que correspondem à tensão de linha e à corrente da ligação CC. Para este exemplo, o índice de modulação de amplitude é de 0.8 e a frequência de amostragem normalizada é de 18. [2]




Figura 62. Espectros de frequência normalizada da tensão de linha e da corrente da ligação CC pelo método SVPWM

4. CARACTERÍSTICAS DOS IGBTs E CIRCUITOS DE PROTEÇÃO

Dadas as características inerentes aos interruptores dos variadores de frequência (potência e velocidade de comutação), bem como o conhecimento prévio dos interruptores geralmente utilizados, foi realizado um estudo sobre os IGBTs. Desta forma, neste capítulo pretende-se apresentar algumas das características dos IGBTs, nomeadamente características de ativação e desativação do dispositivo. Para além disso, pretende-se apresentar alguns cuidados a ter na utilização destes semicondutores, sendo eles os cuidados de controlo de sobre tensão e controlo de sobre corrente. Por fim, pretende-se apresentar os filtros utilizados nos inversores e apresentar uma técnica de comutação em ressonância.

O IGBT foi introduzido nos anos de 1980 e tornou-se um dispositivo de sucesso devido às suas características. De forma resumida, pode-se referir a um IGBT como sendo um semicondutor de chaveamento para potência, de três terminais e que é utilizado para controlar a energia elétrica. No entanto este dispositivo apresenta muitas outras

características e devido às características particulares dos IGBTs são necessários alguns cuidados para o seu correto funcionamento.

4.1. CARACTERÍSTICAS DOS IGBTs

Os IGBTs podem ser descritos pela integração de um transistor bipolar de junção (TBJ) de potência e um transistor de potência de efeito de campo (MOSFET), retirando daqui o melhor dos dois semicondutores, ou seja, baixas perdas de condução, capacidade para funcionar a altas frequências e com tensões elevadas. Para além destes dois dispositivos pode ser adicionado internamente um diodo de recuperação rápida para funcionar em certas aplicações de elevadas frequências.

Os IGBTs estão a substituir os MOSFETs em aplicações de elevada tensão com baixas perdas de condução. Para além disso, utilizando elevada frequência de comutação, o IGBT é comparável com o TBJ quando se trata da quantidade de tensão e corrente em estado ON. Apesar dos IGBTs serem de ativação rápida, estes, devido ao tempo de descida de corrente, apresentam maior tempo de desativação em relação aos MOSFETs. Além disso, como vantagem, o IGBT tem consideravelmente menos silício que o MOSFET de potência, por isso, substituindo os MOSFETs pelos IGBTs a eficiência é melhorada e o custo também é reduzido.

As topologias de comutação não forçada oferecem numerosas vantagens em relação à comutação forçada, desta forma a comutação não forçada tem vindo a utilizar-se cada vez mais na indústria. Devido à utilização de técnicas de comutação não forçada, os IGBTs podem funcionar em frequências até às centenas de kHz. [2]




Figura 63. Ilustração da estrutura base do IGBT e esquema elétrico equivalente

O princípio de funcionamento do IGBT baseia-se na formação de um canal MOS entre o n+ do emissor e o n- da região de deslizamento, quando é aplicada uma tensão positiva à gate do IGBT. Posteriormente, quando aplicado uma tensão positiva entre os elétrodos coletor e emissor do dispositivo, os portadores minoritários (lacunas) são injetadas na região de deslizamento. As portadoras injetadas reduzem a resistividade da região de deslizamento e reduzem a queda de tensão no estado on, permitindo assim a passagem de corrente entre o coletor e o emissor.

4.1.1. CARACTERÍSTICAS DE ATIVAÇÃO DOS IGBTs

As formas de onda que se apresentam na Figura 65 são resultado da entrada em condução do IGBT estando este inserido num circuito como apresentado na Figura 64.




Figura 64. Circuito de indutância grampeada para análise de ativação do IGBT

Assumindo que a constante de tempo L/R da carga indutiva é maior em relação à frequência de comutação, pode-se considerar que a corrente da fonte, I_{on} , é constante. O desempenho da ativação do IGBT está dominado pela estrutura MOS. Durante $t_d(on)$, a corrente da gate carrega o condensador do IGBT, com uma variação constante, até à tensão de gate-emissor atingir o valor de referência, $V_{GE(th)}$, do dispositivo. Durante t_{ri} , a corrente de carga é transferida do diodo para o IGBT, aumentando o valor da corrente para regime permanente.

O tempo de subida da tensão da gate e a transcondutância do IGBT determinam a variação de corrente, esta variação está representada pelo tempo t_{ri} . Quando a tensão de gate-emissor atinge o $V_{GE}(I_{on})$, que suporta a corrente de coletor em regime permanente, a tensão do coletor-emissor começa a diminuir. Depois disto existem dois intervalos que correspondem à descida de tensão do coletor para o emissor (t_{fv1} e t_{fv2}). Por fim, só

depois do transistor sair da zona de saturação para a zona linear é que a tensão de gate (V_{GG+}) começa a aumentar novamente. Com isto, finalmente, completa-se a condução do dispositivo e a tensão no coletor-emissor atinge o valor final em regime permanente. [2]




Figura 65. Formas de onda no IGBT na ativação

4.1.2. CARACTERÍSTICAS DE DESATIVAÇÃO

A desativação inicia-se pela remoção da tensão gate-emissor. A tensão e a corrente mantêm-se constantes até à tensão da gate atingir $V_{GE(I_{on})}$, necessário para manter a corrente do coletor em regime permanente como apresentado na Figura 66. Depois desse tempo de atraso, $t_{d(off)}$, a tensão no coletor aumenta, enquanto a corrente se mantém constante. A taxa de aumento da tensão no coletor é determinada pela resistência da gate. Como o canal MOS desliga, a corrente diminui bruscamente durante t_{fi1} . A porção de MOSFET do IGBT determina o tempo de atraso ao desligar $t_{d(off)}$ e o tempo de subida da tensão em t_{rv} . Quando a tensão do coletor atinge a tensão do barramento CC, o diodo de roda livre em paralelo com a indutância começa a conduzir.

Apesar disto o excesso de cargas armazenadas na região de deslizamento n^- durante o estado de condução tem de ser removido para o dispositivo desligar. Depois do canal MOS estar desligado, a alta concentração de portadores minoritários, armazenados na região de deslizamento n^- , suporta a corrente do coletor. A recombinação dos portadores minoritários na larga região de base diminui gradualmente a corrente do coletor, resultando numa cauda de corrente. Uma vez que não existe acesso à base do transistor PNP, os excessos de portadores minoritários não podem ser removidos pela gate contrapolarizada. O intervalo t_{fi2} é longo devido à duração do excesso de portadores nesta região que é mantido normalmente alto para reduzir a queda de tensão no estado on. Uma vez que a tensão coletor-emissor atingiu a tensão do barramento neste intervalo, surgem perdas de energia significativas que aumentam com a frequência. Por isso, a cauda de corrente limita a frequência de operação do IGBT e existe um compromisso entre as perdas no estado on e a rapidez de comutação. [2]




Figura 66. Formas de onda no IGBT na desativação

4.2. CIRCUITOS DE *SNUBBER* NOS INVERSORES

Se um conversor de potência eletrônico excitar um dispositivo semicondutor de potência para além das suas características, existem duas formas básicas de aliviar o problema. Ou o dispositivo pode ser substituído por um que as características ultrapassem a excitação ou pode ser adicionado um circuito de *snubber* ao conversor para reduzir a excitação para níveis seguros. A escolha final será um compromisso entre o custo e a disponibilidade do dispositivo semicondutor com as características elétricas necessárias comparado com o custo e com a complexidade adicional da utilização de circuitos de *snubber*. Os projetistas dos circuitos de potência têm de estar familiarizados com o projeto e com os circuitos de *snubbers* básicos de forma a realizar esta comparação de compromisso.

A função de um circuito de *snubber* é reduzir o stress elétrico para níveis que estão dentro das características técnicas do dispositivo semicondutor durante a comutação, ou seja, tem como finalidade absorver as variações de tensão e corrente durante os períodos transitórios de forma a proteger o dispositivo semicondutor que o integra. Mais explicitamente um circuito de *snubber* reduz o stress de comutação para níveis de segurança por:

- Limitar a tensão aplicada ao dispositivo durante o transitório quando o dispositivo liga ou desliga,
- Limitar a corrente do dispositivo durante o transitório quando o dispositivo liga ou desliga,
- Limitar a taxa de subida (di/dt) da corrente através dos dispositivos quando o dispositivo liga, e
- Limitar a taxa de subida (dv/dt) da tensão sobre os dispositivos durante o desligar do dispositivo ou durante a aplicação de bloqueio de tensão.

4.2.1. CIRCUITOS DE *SNUBBER* – TIPOS DE CIRCUITOS DE *SNUBBER* E SUAS APLICAÇÕES

Os circuitos de *snubber* podem ser divididos em dois grupos: os que estão ligados a cada IGBT e os que estão ligados entre a alimentação CC e massa. O primeiro grupo de circuitos inclui o circuito de *snubber* RC, carga e descarga dos circuitos de *snubber* RCD e os circuitos de *snubber* RCD de supressão de descarga. Por sua vez, o segundo grupo de circuitos inclui os circuitos *snubbers* C e RCD.

Nesta secção é feita uma descrição breve de cada circuito de *snubber*. Esta descrição inicia-se pelos *snubbers* do primeiro grupo.

4.2.1.1. CIRCUITO DE *SNUBBER* RC

O circuito de *snubber* RC, representado na Figura 67, é eficaz em eliminar os picos de tensão e é adequado para circuitos de chopper. Também, é eficaz para oscilação devido à reatância parasita e para o ruído dv/dt . Contudo, quando é aplicado em IGBTs de grande capacidade, a resistência do *snubber* terá de ser baixa devido à dissipação de calor, por isso tem a desvantagem do agravamento de carga ao ligar. As perdas no próprio *snubber* são um pouco elevadas, por isso, não é adequado para elevadas frequências.




Figura 67. Circuito de *Snubber* RC

Nos circuitos de maior capacidade é melhor utilizar um *snubber* RC pequeno, ou seja, utilizar um circuito de *snubber* RC juntamente com um *snubber* principal, sendo este tipicamente, um circuito de *snubber* RCD de supressão de descarga. Quando utilizados juntos, ajuda ao controlo de oscilações parasitas da malha do *snubber* principal. As aplicações principais incluem a soldadura por arco e fontes de alimentação comutadas. [22][23][24]

4.2.1.2. CIRCUITO DE *SNUBBER* RCD DE CARGA E DESCARGA

Este *snubber* elimina a sobretensão quando o dispositivo desliga, reduzindo assim as perdas de comutação. Desta forma, a eficácia em eliminar os picos de tensão mantém-se. O condensador do *snubber* é completamente descarregado quando o dispositivo liga e é

completamente carregado quando o dispositivo desliga. Ao contrário do circuito de *snubber* RCD de supressão de descarga que atua como tensão fixa, este circuito reduz o dv/dt do IGBT durante o desligar. Como tal, é possível uma comutação suave e as perdas do IGBT são reduzidas. Na Figura 68 está representado o esquema do circuito de *snubber* RCD.




Figura 68. Circuito de *Snubber* RCD

Uma vez que a estrutura deste circuito consiste na adição de um diodo ao *snubber* RC, a resistência do snuber pode ser aumentada, o que alivia o problema de carga ao ligar. Este circuito é eficaz para aplicações de choopers que utiliza correntes elevadas e baixa tensão CC. Para além desta, tem outra vantagem que é eliminar as oscilações da tensão na ligação CC.

Contudo, as perdas deste circuito (a maioria a partir da resistência do *snubber*) são significativamente maiores do que as perdas no circuito de *snubber* de supressão de descarga. Como tal, não é adequado para aplicações de elevada frequência de comutação. [22][23][24]

4.2.1.3. CIRCUITO DE *SNUBBER* RCD DE SUPRESSÃO DE DESCARGA

A função destes circuitos é semelhante à de um circuito de tensão grampeada. Durante o tempo de condução do IGBT o condensador do *snubber* é carregado pela tensão da ligação CC. Assim que o IGBT é desligado, a tensão sobre ele, V_{CE} , sobe rapidamente. A indutância da malha CC, L_s , pode fazer com que a tensão V_{CE} ultrapasse a tensão do

barramento CC. Quando isto ocorre, o diodo do *snubber* é polarizado diretamente e o *snubber* é ativado. A energia armazenada na indutância é conduzida para o condensador do *snubber* e este, incrementalmente, absorve a energia sem que ocorra um substancial aumento na tensão.

Este *snubber* é também eficaz na redução da tensão transitória quando o IGBT liga. Como a corrente no IGBT sobe, a queda de tensão na indutância parasita ($L_s di/dt$) leva ao aumento da tensão nos terminais positivo e negativo da malha CC. E o condensador do *snubber*, que estava completamente carregado com V_{cc} , encontra um caminho de descarga através do diodo de roda-livre do IGBT. [22][23][24]

Na Figura 69 está representado o circuito que integra um *snubber* RCD grampeado.




Figura 69. Circuito de *Snubber* RCD grampeado

Este circuito é ideal para altas frequências de comutação pois as perdas do circuito de *snubber* são baixas.

4.2.1.4. CIRCUITO DE *SNUBBER* C

Este é o circuito de *snubber* mais simples, é eficaz na redução do transitório devido a fornecer um caminho de baixa indutância durante a operação de comutação e também para baixas e médias correntes. Em aplicações de elevada corrente as oscilações entre o condensador e a fonte poderá produzir um ripple que pode levar o condensador a falhar. Os *snubbers* C são normalmente utilizados nos inversores.

A capacitância do *snubber* pode ser aproximada pela equação (41). Esta equação baseia-se na indutância parasita L_s da malha CC, máxima corrente de comutação I_o , tensão contínua V_{CC} e a tensão de pico permitida V_{pk} . [23]

$$C_s = L_s I_o^2 / (V_{pk} - V_{CC})^2 \quad (41)$$

A tensão V_{pk} tem de ser limitada a uma tensão menor ou igual à máxima permitida pelo coletor-emissor do IGBT.

O critério mais importante na seleção do condensador pode ser o limite de corrente eficaz deste. A comutação do IGBT desencadeia oscilações na malha CC, entre o condensador de *snubber* e a fonte CC. No entanto, as oscilações são amortecidas pela resistividade dos elementos parasitas na malha. A corrente do circuito de *snubber* é dada pela equação (42).

$$i_{sn} = I_o e^{-\alpha t} \cos(\beta t) \quad (42)$$

Nesta equação $\alpha = R/2L_s$ e $\beta = (4/L_s C_{sn} - (R/2L_s)^2)^{1/2}$, R corresponde a resistência parasita na malha que inclui o condensador do *snubber* e C_{sn} corresponde à capacitância do condensador do *snubber*.

A corrente eficaz no condensador é dada pela equação (43). Nesta equação f_{sw} corresponde à frequência de comutação.

$$I_{RMS} = I_o (f_{sw} L_s / R_s)^{-1/2} \quad (43)$$

Uma vez que o condensador tem uma parte dominante na resistência parasita total devido à sua resistência série equivalente (ESR), as perdas neste, na pior das situações, é dada pela equação (44).

$$ESR \cdot I_{RMS}^2 = 2 \cdot \left(\frac{1}{2} L_s I_o^2\right) \cdot f_{sw} \quad (44)$$

Devido à elevada frequência e elevada corrente no dispositivo, as correntes de oscilação no *snubber* podem causar aquecimento no condensador. O condensador deve, por isso, ser escolhido baseado nos valores limite dados pela equação (41) e (43). [23] Na Figura 70 está representado o circuito do *snubber* C.




Figura 70. Circuito de *Snubber C*

4.2.1.5. CIRCUITO *SNUBBER RCD*

O circuito de *snubber RCD* é normalmente aplicado nos inversores. Este circuito, representado na Figura 71, funciona sobre o mesmo princípio que o *snubber C*, mas só durante a desativação do IGBT. É um circuito que resolve a oscilação do circuito de *snubber C* pela utilização de um diódo de recuperação rápida. A energia que foi armazenada na indutância da malha CC move-se para condensador enquanto o IGBT desliga. O diódo do *snubber* previne a oscilação que ocorre. A carga do condensador é descarregada através da resistência do *snubber*. (a constante de tempo RC deve ser cerca de 1/3 do ciclo de comutação ($\tau=T/3=1/3f$)).




Figura 71. Circuito de Senubber RCD

Este circuito reduz diretamente a tensão ao desligar. A forma de onda de comutação é significativamente mais suave que o *snubber* C e ainda as perdas do *snubber* são baixas. Tem bom efeito na tensão transitória ao ligar e tem a vantagem de fornecer uma onda estável, pois o diodo do *snubber* bloqueia a oscilação. Este é utilizado num intervalo de média corrente, mas em IGBTs de grande capacidade. As indutâncias parasitas aumentam os problemas no controlo de sobretensão. Nas aplicações de elevadas correntes é utilizado geralmente circuitos de *Snubber* RCD de supressão de descarga. As funções dos circuitos de *snubber* de supressão de descarga são iguais às funções dos circuitos de *snubbers* RCD, mas o circuito de *snubber* RCD de supressão de descarga tem a vantagem de menores malhas de indutância pois está ligado ao coletor e emissor de cada dispositivo. [22][23][24]

4.3. PROTEÇÃO DE CURTO CIRCUITOS

No acontecimento de curto-circuito, primeiro a corrente do coletor do IGBT irá subir e, atingindo um determinado nível, a tensão V_{CE} irá formar um pico. Dependendo das características do dispositivo, durante o curto-circuito, a corrente do coletor pode ser mantida em ou abaixo de um valor, contudo o IGBT ainda continuará a ser sujeito a uma carga pesada, isto é, alta corrente. Portanto esta condição tem de ser removida assim que possível.

De qualquer maneira, a quantidade de tempo permitida entre o início do curto-circuito até à corrente ser cortada é limitada pela capacidade de resistividade de curto-circuito do IGBT, que é determinada pela quantidade de tempo, como apresentado na Figura 72. A capacidade de resistividade de curto-circuito é definida pelo início da corrente de curto-circuito até ao dispositivo ser destruído. Portanto, quando o IGBT está em curto-circuito, é necessário que uma elevada corrente seja cortada dentro do tempo da capacidade resistir ao curto-circuito.

A capacidade de resistir depende da tensão do coletor ao emissor V_{CE} , da tensão da gate ao emissor V_{GE} , e/ou da temperatura da junção T_J . Em geral, é a tensão elevada e/ou a elevada temperatura de junção que determinam a menor capacidade de resistir. [24]









Figura 72. Ilustração da capacidade de resistir ao curto-circuito do IGBT

Na Tabela 6 seguinte são descritas algumas possibilidades de curto-circuito nos inversores trifásicos. [24]

Tabela 6 Exemplos de Curto-Circuito

Modo de curto-circuito	Causa
<p>Curto circuito num braço do inversor</p> 	Destruição do IGBT ou do diódo
<p>Curto circuito num braço série do inversor</p> 	Circuito de controlo/condução defeituosa ou ruído induzido por mau funcionamento
<p>Curto circuito na saída do inversor</p> 	Erro de montagem ou rotura do dielétrico da carga
<p>Avaria no terminal massa</p> 	Erro de montagem ou rotura do dielétrico da carga



4.3.1. DETEÇÃO DE CURTO-CIRCUITO E SOBRE CORRENTE

Como descrito anteriormente, quando acontece um curto-circuito, o IGBT tem de ser protegido assim que possível. Portanto, o tempo desde a detecção de sobre corrente até ao desligar completo em cada circuito tem de funcionar eficazmente e o mais rápido possível.

Atendendo à velocidade de desativação do IGBT, é recomendado que este seja desligado suavemente quando é detetada uma situação de sobre corrente. Pois, no caso de se detetar esta situação e o IGBT for desligado instantaneamente a tensão coletor-emissor subirá devido à força contra eletromotriz de autoindução e consequentemente o IGBT poderá ser destruído pela sobretensão.

Na Figura 73 estão apresentados os possíveis locais para inserir sensores de sobre corrente num inversor de topologia trifásica de ponte completa. Na Tabela 7 são apresentadas as características dos vários locais juntamente com as possibilidades de deteção. [24]




Figura 73. Esquema de inversor trifásico com sensores de sobre corrente

Tabela 7 Características da localização do sensor

Posição do detetor	Características	Deteta
Colocar em série com o condensador da ligação CC - (1)	Baixa precisão de deteção	<ul style="list-style-type: none"> • Curto circuito num braço do inversor, • Curto circuito na saída do inversor, • Curto circuito num braço série do inversor, e • Falha no terminal massa.
Colocar na entrada do inversor - (2)	Baixa precisão de deteção.	<ul style="list-style-type: none"> • Curto circuito num braço do inversor, • Curto circuito na saída do inversor, • Curto circuito num braço série do inversor, e • Falha no terminal massa.
Colocado na saída do inversor - (3)	Alta precisão de deteção.	<ul style="list-style-type: none"> • Curto circuito num braço do inversor, e • Falha no terminal massa.
Colocar em série com os interruptores - (4)	Alta precisão de deteção	<ul style="list-style-type: none"> • Curto circuito num braço do inversor, • Curto circuito na saída do inversor, • Curto circuito num braço série do inversor, e • Falha no terminal massa.

4.3.2. DETEÇÃO UTILIZANDO $V_{CE(SAT)}$

Este método tem uma característica de proteção contra todas as possibilidades de curto-circuito apresentadas na Tabela 7. Uma vez que todas as operações de deteção de sobre corrente para proteger são realizadas num circuito à parte, é possível uma proteção mais rápida. Um esquema de proteção de curto-circuito, baseado no $V_{CE(sat)}$, está apresentado na Figura 74.




Figura 74. Circuito de Controlo de Curto-circuito

O circuito utiliza D_1 para monitorizar constantemente a tensão coletor-emissor, por isso, se durante a operação o IGBT aumentar a tensão de coletor-emissor acima do limite de D_2 , então será detetada uma condição de curto-circuito e T_1 será ativado, enquanto T_2 e T_3 são desligados. Nesta altura, a carga acumulada na gate é descarregada sobre o R_{GE} , devido a isto é prevenido um grande pico de tensão quando o IGBT desliga. [24]

4.4. FILTROS NOS INVERSORES

Como já referido, os inversores são utilizados em diversas aplicações. Do ponto de vista de sistemas que introduzem energia na rede, a necessidade destes nos sistemas de geração distribuída e micro-redes tem clarificado a importância de atingir baixa distorção e alta qualidade de energia. Ambos os efeitos da frequência de comutação e a distorção de tensão da rede podem levar a uma baixa qualidade de energia. Desta forma são utilizados filtros e um bem projetado pode atenuar as componentes de frequência de comutação mas tem impacto no controlo da largura de banda e na impedância de distorção da energia da rede.

Os filtros passivos não só afetam a injeção de harmónicos pelo inversor como também têm impacto nos harmónicos produzidos por uma carga não linear acoplada.

Os harmónicos de corrente, injetados por um inversor conectado à rede, podem ser classificados como:

- Harmónicos de baixa frequência,
- Harmónicos de frequência de comutação, e
- Harmónicos de alta frequência.

As categorias de cada harmónico têm de ser suficientemente e adequadamente atenuadas. Os harmónicos de corrente gerados, se injetados na rede, podem causar destruição de aparelhos sensíveis ligados no mesmo barramento. De acordo com as normas para os harmónicos, que determinam o nível de harmónicos de corrente injetados na rede, objetiva que o filtro de potência deve atenuar os harmónicos para níveis específicos. Os inversores para interface com a rede necessitarão de incorporar filtros para atenuar a injeção de harmónicos de corrente, melhorando assim a qualidade do sinal.

Tal como os inversores utilizados para interface com a rede, as outras aplicações que integram os inversores necessitam da utilização de filtros de forma a obter um sinal de

melhor qualidade, dependendo da carga que irá atuar. Desta forma, nesta subsecção são apresentados os filtros mais utilizados nos inversores e ainda, é feita uma descrição da projeção de um filtro.

4.4.1. TOPOLOGIAS E CARACTERÍSTICAS DOS FILTROS NOS INVERSORES

As três principais topologias existentes para filtros de harmônicos para os inversores trifásicos são o filtro L, filtro LC e filtro LCL. Nos esquemas apresentados, V_I corresponde à tensão de entrada e V_o corresponde à tensão de saída.

4.4.1.1. FILTRO L – FILTRO DE PRIMEIRA ORDEM

O filtro L baseia-se na utilização de uma bobine e, acoplado à carga, apresenta uma atenuação de -20 dB/década num determinado intervalo de frequência. Na Figura 75 está apresentado o circuito do filtro L. Utilizando este filtro, a frequência de comutação do inversor tem de ser alta de forma a atenuar suficientemente os harmônicos do inversor.




Figura 75. Ilustração de um Filtro L

4.4.1.2. FILTRO LC – FILTRO DE SEGUNDA ORDEM

O segundo filtro está apresentado na Figura 76 e é designado o filtro LC de segunda ordem, permitindo uma atenuação de -40 dB/década. Uma vez que o filtro L anterior atinge baixa atenuação das componentes de comutação do inversor, é necessário um elemento shunt para aumentar a atenuação das componentes da frequência de comutação. Este elemento shunt tem de ser selecionado para produzir baixa reactância na frequência de comutação. E deverá apresentar uma impedância elevada dentro do intervalo de controlo de frequência. Desta forma é utilizado um condensador como elemento shunt. A frequência de ressonância é calculada a partir da equação (45).

$$f_0 = \frac{1}{2 \times \pi} \frac{1}{\sqrt{LC}} \quad (45)$$

O filtro LC apresentado na Figura 76 tem sido investigado como uma carga resistiva nos sistemas de UPS.

Devido à adição do elemento shunt, o custo e o consumo da potência reativa do filtro LC são maiores que no filtro L. [25]




Figura 76. Ilustração de um filtro LC

A equação de transferência que descreve este circuito está apresentada na equação (46).

$$\frac{V_o}{V_I} = \frac{1}{LC \cdot s^2 + 1} \quad (46)$$

Observando esta equação, verifica-se que tem um par de polos complexos conjugados, sendo dados por $s = \pm \frac{j}{\sqrt{LC}}$. Através da análise de frequência e por intermédio do diagrama de Bode identifica-se uma sobre elongação à frequência de canto $f_c = 1/\sqrt{LC}$. A frequência de ressonância bem como o pico de ressonância são dados pelas equações apresentadas em (47) e (48), respetivamente.

$$\omega_r = \omega_n \sqrt{1 - \xi^2} \quad (47)$$

$$M_r = \frac{1}{2\xi\sqrt{1 - \xi^2}} \quad (48)$$

Uma vez que não existe amortecimento ($\xi = 0$), a frequência de ressonância corresponde à frequência natural do filtro e o pico de ressonância tende para infinito.

4.4.1.3. FILTRO LCL – TERCEIRA ORDEM

O terceiro filtro normalmente utilizado na literatura é a configuração do filtro LCL, apresentado na Figura 77. Este produz melhor atenuação dos harmônicos resultantes das comutações do inversor do que o filtro L e LC.

As principais vantagens do filtro LCL são:

- Baixa distorção de corrente da rede e baixa produção de energia reativa,
- Atenuação de -60 dB/década para frequências acima da frequência de ressonância, e
- Possibilidade de utilizar uma frequência relativamente baixa para uma dada atenuação harmónica.

A frequência de ressonância do filtro LCL é dada pela equação (49).

$$f_0 = \frac{1}{2\pi} \sqrt{\frac{L_1 + L_2}{L_1 L_2 C}} \quad (49)$$

Um filtro LCL pode atingir baixos níveis de distorção harmónica com baixas frequências de comutação e com menos energia total armazenada. Por outro lado o filtro LCL pode causar distorção em regime dinâmico e em regime permanente na corrente de entrada devido à ressonância. [25]




Figura 77. Ilustração de um filtro LCL

4.5. COMUTAÇÃO SUAVE NOS INVERSORES

Até à presente secção, considerou-se a atuação dos IGBTs dos inversores utilizando a comutação forçada. Com isto, como referido na secção anterior, são necessários *snubbers* que suavizam a forma de onda para não destruir o componente sujeito a elevas correntes, tensões e elevado dv/dt e di/dt .

De forma a resolver estes problemas, têm sido desenvolvidos e estudados vários tipos de topologias de comutação suave. A maioria deles pode funcionar sobre condições de tensão de comutação zero (ZVS) ou sobre a condição de corrente nula na comutação (ZCS). As perdas capacitivas e os picos de tensão ao ligar podem ser eliminados com as comutações ZVS. Por outro lado, as perdas ao desligar causadas pela cauda de corrente no semicondutor podem ser drasticamente reduzidas pela operação de desligar em condições ZCS. Na Figura 78 e Figura 79 são apresentadas duas topologias de inversor trifásico de ponte completa que integram o circuito de comutação em ressonância ZVZCS e através destes é possível atingir as vantagens de ambos (ZVS e ZCS).

A topologia apresentada na Figura 78 é designada de família ARCP, em que é necessário um circuito auxiliar de ressonância para cada terminal do inversor. No entanto, esta família é uma estrutura complicada pois dificulta a minimização do tamanho, peso e custo na aplicação de um inversor trifásico.[27]




Figura 78. Topologia ZVZCS – ARCP num inversor trifásico

Baseado na topologia ZVZCS-ARP, é possível utilizar uma outra topologia designada de ARDCL, em que é utilizado apenas um circuito de comutação em ressonância para todos os terminais do inversor. Este circuito está apresentado na Figura 79.




Figura 79. Topologia ZVZCS - ARDCL num inversor trifásico

Com estas topologias os interruptores podem ser ligados e desligados sobre condições ZVZCS.

Nesta subsecção será descrito o modo de funcionamento da topologia que utiliza apenas um circuito de comutação em ressonância (ZVZCS-ARDCL). A diferença de utilizar uma topologia em relação à outra é a sua eficiência, sendo que na topologia ZVZCS-ARP a eficiência é maior.

4.5.1. PRINCÍPIO DE FUNCIONAMENTO DO CIRCUITO DE RESSONÂNCIA ZVZCS-ARDCL

Como apresentado na Figura 79, o circuito de comutação ZVZCS-ARDCL é composto por dois condensadores C_{cc1} e C_{cc2} de forma a dividir a tensão de entrada CC, duas indutâncias ressonantes L_{r1} e L_{r2} , dois condensadores de ressonância C_{r1} e C_{r2} , um interruptor auxiliar $S_{a1} - D_{a1}$, um díodo auxiliar D_{a2} , e um interruptor grampeado $S_c - D_c$ para isolar os terminais da fonte de tensão CC do restante circuito.

Esta topologia pode funcionar sem sensores de tensão e de corrente, uma vez que, para qualquer corrente de carga, o tempo de operação e a largura dos impulsos do sinal de gate para o interruptor auxiliar são constantes.

Na Figura 80 e Figura 81 está apresentado as formas de onda de operação e os estados de operação do circuito de comutação em ressonância, respetivamente. Para uma análise mais simples, o circuito inversor é substituído por um interruptor e um díodo de roda-livre $S_{inv} - D_{inv}$ e a corrente de saída CA é representada pela corrente equivalente I_o .

Esta é equivalente à corrente total fornecida pela fonte CC pelos terminais do inversor. Nesta análise, a corrente de saída equivalente I_o é considerada constante durante um ciclo de comutação.

A análise do funcionamento do circuito de comutação em ressonância pode ser dividida em doze estados de funcionamento sendo eles apresentados a seguir.

Estado 1 ($t_0 - t_1$): a corrente de saída I_o é transferida sobre o interruptor grampeado S_c .

Estado 2 ($t_1 - t_2$): Em t_1 , o interruptor auxiliar S_{a1} é ligado sobre ZCS. A corrente da indutância de ressonância I_{Lr1} aumenta devido à ressonância entre L_{r1} , C_{r1} e C_{r2} . Quando a corrente que passa o interruptor grampeado S_c atinge valor zero, o diodo grampeado D_c começa a conduzir. A ressonância continua até a corrente que passa pelo diodo D_c atingir zero. Durante este período o sinal da gate do interruptor grampeado S_c pode ser removida sobre condições ZVS e ZCS.

Estado 3 ($t_2 - t_3$): O condensador de ressonância C_{r2} é descarregado pelo I_o . Quando a tensão V_{Cr2} atinge zero, o diodo auxiliar D_{a2} começa a conduzir.

Estado 4 ($t_3 - t_4$): A ressonância entre L_{r1} , L_{r2} , C_{r1} e C_{r2} é iniciada. Enquanto a corrente I_{Lr1} flui sobre D_{a1} , o sinal da gate do interruptor S_{a1} pode ser removida sobre ZCS.

Estado 5 ($t_4 - t_5$): Quando a soma das tensões V_{Cr1} e V_{Cr2} atingem o valor negativo da metade da fonte de tensão CC, o diodo principal D_{inv} começa a conduzir.

Estado 6 ($t_5 - t_6$): A corrente de ressonância da indutância i_{Lr2} decresce e atinge zero devido à ressonância entre L_{r1} , C_{r1} e C_{r2} .

Estado 7 ($t_6 - t_7$): Durante este modo, a tensão sobre os terminais do inversor são mantidos em zero. Aqui, os interruptores principais no inversor trifásico de ZVZCS são comutados durante este modo de acordo com os sinais de PWM.

Estado 8 ($t_7 - t_8$): Em t_7 , S_{a1} é ligado sobre condição ZCS. Uma vez que a corrente da indutância de ressonância i_{Lr1} aumenta pela quase ressonância entre C_{r1} , C_{r2} e L_{r1} , a corrente sobre o diodo D_{inv} diminui e atinge zero.

Estado 9 ($t_8 - t_9$): O condensador de ressonância C_{r2} é descarregado pela corrente I_o . Quando a tensão V_{Cr2} atinge zero, D_{a2} começa a conduzir.

Estado 10 ($t_9 - t_{10}$): A ressonância entre L_{r1} , L_{r2} , C_{r1} e C_{r2} é iniciada. Quando a soma das tensões V_{Cr1} e V_{Cr2} atinge o valor positivo da metade da fonte de tensão CC, o diodo D_c começa a conduzir.

Estado 11 ($t_{10} - t_{11}$): A corrente i_{Lr2} diminui e atinge zero devido à ressonância entre L_{r1} , L_{r2} e C_{r2} .

Estado 12 ($t_{11} - t_{12}$): A corrente i_{Lr1} diminui devido à ressonância entre L_{r1} , C_{r1} e C_{r2} . Quando a corrente i_{Lr1} atinge zero, o próximo ciclo de comutação é iniciado. [27]




Figura 80. Formas de onda dos estados de funcionamento e sinais de gate

5. ARQUITETURA, PARTIÇÃO E OPÇÕES

Após o estudo das técnicas de modelação utilizadas nos inversores e tendo por base a potência que se pretende utilizar bem como a sua aplicação industrial e a sua complexidade de projeção, foi escolhido para desenvolvimento do projeto a técnica de modulação de SPWM. E, como se pretende alimentar uma carga trifásica equilibrada, optou-se pela topologia de ponte trifásica completa, sem utilização de terminal neutro.

Tendo em consideração as opções efetuadas, neste capítulo pretende-se descrever a arquitetura do sistema, bem como identificar as partições e as opções efetuadas em *hardware* e *software*.

5.1. ARQUITETURA

Tendo em consideração a quantidade de módulos que constituem o sistema foi desenvolvido um esquema que permite descrever a arquitetura do sistema. Na Figura 82 encontra-se o esquema referente a esta arquitetura. E como se pode verificar o sistema é constituído por vários módulos, sendo eles o PC, a unidade de controlo, interface de potência com proteção de curto-circuito nos terminais, fontes de alimentação CC, ponte trifásica completa, filtro, módulo de condicionamento de sinal e carga trifásica.

O sentido das setas representa o fluxo da interação entre os vários módulos do sistema, sendo que as setas a vermelho e preto correspondem às alimentações com tensão contínua e à tensão de leitura correspondente à tensão V_{cc} gerada pela placa de condicionamento de sinal. Por sua vez, as setas que saem da ponte trifásica e do filtro correspondem à tensão trifásica desfasadas de 120 graus. Por fim, a restante seta corresponde à comunicação RS232 realizada entre a unidade de controlo e o computador.




Figura 82. Diagrama de blocos da arquitetura do sistema

De uma forma geral, o esquema apresentado pode ser descrito da seguinte forma.

1. O utilizador define através de um computador a frequência de funcionamento que pretende que o inversor funcione.
2. A informação é enviada através do protocolo RS232 para a unidade de controlo.
3. A unidade de controlo processa a informação e estabelece os sinais de controlo de acordo com a informação recebida.
4. Os sinais de controlo ao passar na placa de “Interface de potência e atuação complementar de IGBTs no mesmo terminal” são convertidos em sinais de maior potência e são injetados nos IGBTs que formam a “Ponte Trifásica Completa”.
5. A sequência de envio de sinais aos interruptores da ponte trifásica gera a forma de onda trifásica que passa no filtro e posteriormente é aplicada à carga trifásica.

5.2. PARTIÇÃO EM *HARDWARE* E *SOFTWARE*

A atual tecnologia permite o desenvolvimento de projetos em *software* e em *hardware*, sendo que a maioria das vezes o desenvolvimento por *software* é uma solução menos demorosa e mais barata. No entanto existem partes de um sistema em que a sua implementação por *software* é impraticável. Uma vez que no presente projeto existem situações em que é possível a implementação por *software* e *hardware*, nesta subsecção será descrita a partição de *hardware* e *software* tomada para o desenvolvimento do variador de frequência.

Atendendo à potência utilizada de 700 Watts, o módulo de ponte trifásica completa, fontes de alimentação e interface de potência, não poderia deixar de ser implementados em *hardware*. A proteção para atuação complementar dos IGBTs nos terminais da ponte trifásica poderá ser efetuada em *hardware* e *software*, todavia esta proteção será realizada por *hardware*, evitando assim a possibilidade de falha na fase de programação.

No que se refere ao módulo de condicionamento de sinal e ao módulo de filtro poder-se-ia fazer a projeção em *software* como em *hardware*, no entanto, também devido à potência utilizada estes serão implementados em *hardware*.

Dada a capacidade atual dos microcontroladores, a projeção da técnica de SPWM será efetuada em *software*, no entanto esta poderia ser realizada por *hardware*. Para além desta função será também projetado em *software* a definição do *dead time*, controlo de sobretenção e o processamento da informação recebida pela comunicação RS232.

A opção da projeção da técnica de SPWM e as restantes funções em *software* permite uma redução de custos bem como redução do tempo de projeto.

5.3. OPÇÕES DE *SOFTWARE*

Para implementação da técnica de SPWM, por *software* será definida uma frequência de sinal de portadora fixa (frequência de PWM). E de forma a definir uma portadora com forma de onda triangular será utilizado o modo de PWM UP/DOWN, como apresentado na Figura 83.




Figura 83. Portadora Triangular – PWM UP/DOWN

Posto isto, resta definir o sinal de referência. Este será gerado on-line ou, no caso de não ser possível, será gerado off-line. No que se refere ao modo on-line para gerar o sinal de referência, pretende-se que o microcontrolador seja capaz de gerar três formas de onda sinusoidais desfasadas e, por comparação destas com o sinal de portadora, forme o PWM correspondente, como referido na subsecção 3.1. O fluxograma de alto nível que descreve esta solução está apresentado na Figura 84.

Através da análise do fluxograma pode-se reparar que apenas está representado um sinal sinusoidal (Ref_a), pois o funcionamento é igual para os restantes sinais de referência. A alteração da amplitude e frequência do sinal gerado pelo variador de frequência é efetuada, respetivamente, pela alteração da variável A e f na função sinusoidal que gera o sinal de referência.




Figura 84. Fluxograma do funcionamento On-line da técnica SPWM

Atendendo à implementação da técnica de modulação SPWM no modo off-line, os tempos Ton são guardados numa memória de dados e conforme o tipo de sinal de referência são efetuados os cálculos para se poder fazer alterações de amplitude e frequência. O fluxograma que descreve o modo off-line está apresentado na Figura 85.




Figura 85. Fluxograma do funcionamento off-line da técnica SPWM

O fluxograma apresentado na Figura 85 pode ser descrito da seguinte forma: no início de execução do código, na função “Main” são determinados os tempos Ton de cada fase e posteriormente são feitas as inicializações dos periféricos. Quando é atingida a interrupção de PWM são atualizados os *duty cycles* de cada fase com os tempos Ton calculados. A partir deste instante, dependendo da frequência do sinal que se pretende gerar, é gerada uma interrupção do Timer que estabelece a atualização dos endereços de memória a ler e determina os tempos Ton que serão utilizados na atualização dos *duty cycles*. O período de interrupção do Timer é diretamente proporcional ao período da forma de onda que se pretende gerar.

Em ambos os modos de funcionamento pretende-se utilizar a comunicação RS232 para a alteração de amplitude e frequência inversor. Para isso é definido um protocolo de comunicação entre o computador e a unidade de controlo que permite obter tais objetivos.

No que se refere ao tempo morto referido no capítulo 3, devido á capacidade atual dos microcontroladores, este será definido por *software* na inicialização do periférico PWM.

Para além da implementação por *software* da técnica de SPWM e da comunicação RS232 na unidade de controlo, esta também irá monitorizar a tensão da malha CC. Para isso é utilizado o periférico de A/D juntamente com o módulo de condicionamento de sinal. Assim sempre que for detetada sobretensão na malha CC, a unidade de controlo terá capacidade de desativar os IGBTs sem que estes se danifiquem. O fluxograma que descreve este funcionamento está apresentado na Figura 86.




Figura 86. Fluxograma de detecção de sobretensão

A variável `val_ref` corresponde a um valor de referência que é estipulado e é a tensão limite para entrar na zona de sobretensão.

5.4. OPÇÕES DE *HARDWARE*

As opções de desenvolvimento de *hardware* embarcam um conjunto de funções imprescindíveis ao correto funcionamento do projeto. Desta forma, como apresentado na Figura 82 é necessário uma fonte de alimentação CC para os circuitos auxiliares ao inversor e para alimentação do inversor, para além disso é utilizada uma interface de potência com atuação complementar dos IGBTs nos terminais, ponte trifásica e filtro. Por fim, como melhoria é utilizado um módulo de condicionamento de sinal que permite monitorizar a tensão da malha CC.

Uma vez que os pinos de E/S do microcontrolador não permitem atuar os IGBTs utilizados na ponte trifásica completa é necessário proceder à utilização de uma interface de potência. Esta interface deverá permitir que os sinais de controlo enviados pelo microcontrolador sejam os sinais de atuação dos IGBTs, mas com potência maior. Para isto utiliza-se um opto-acoplador suficientemente rápido que permita através de um PWM de 5 V converter num PWM de 15 V para atuação dos IGBTs. Os 15 V são fornecidos pela fonte de alimentação.

Para além da interface de potência, como referido na partição de *hardware*, esta placa garantirá que dois IGBTs do mesmo terminal não estarão em condução simultaneamente, evitando o curto-circuito. Esta implementação por *hardware* garante possíveis falhas na fase de programação da unidade de controlo e mesmo durante o funcionamento do sistema. Para implementação desta proteção, pretende-se a utilização de circuitos lógicos que garantam rapidez de forma a não aumentar a latência do sinal.

O circuito de condicionamento de sinal que permitirá à unidade de controlo fazer a monitorização da tensão da malha CC terá como base a utilização de um sensor de efeito de Hall. E assim, conforme as variações da tensão de alimentação Vcc, a unidade de controlo poderá atuar como apresentado no fluxograma da Figura 86.

Ainda em *hardware* pretende-se a implementação de um filtro LC, com o objetivo de atenuar ou até mesmo eliminar os harmónicos da forma de onda de tensão obtida no inversor, melhorando assim a sua qualidade.

Por fim, as fontes de alimentação contínuas bem como a ponte trifásica completa, como já referido, serão desenvolvidas em *hardware*.

No que se refere à tensão de alimentação do inversor será utilizado uma ponte retificadora existente que permite gerar uma tensão contínua de 154 V a partir da tensão de rede. Esta redução de tensão em relação à tensão de rede deve-se ao transformador redutor que incorpora. Por sua vez, a fonte de tensão para alimentação dos restantes circuitos irá permitir através da tensão da rede gerar uma tensão contínua de 15 V. Tal como a fonte comutada para alimentação do inversor, esta última também utilizará um transformador redutor e, de forma a manter uma tensão contínua será utilizado um regulador de tensão à saída desta fonte.

A ponte trifásica completa, apresentada na Figura 5, utilizará IGBTs como interruptores de potência. E, devido à comutação forçada dos IGBTs, nesta ponte serão adicionados circuitos de *snubber* C que permitirão diminuir as oscilações, suavizando a forma de onda de tensão.

6. SIMULAÇÕES

Após apresentadas as opções efetuadas no capítulo 5, neste capítulo pretende-se apresentar as simulações efetuadas para a técnica de modulação de SPWM, utilizando a topologia de ponte trifásica completa.

Uma vez que a carga que se pretende acoplar ao inversor é um motor, com o objetivo de se obter os melhores resultados, foram efetuados os ensaios económicos. Após os ensaios ao motor obteve-se o modelo elétrico equivalente e este modelo foi o utilizado como carga durante as simulações. Assim, numa fase inicial deste capítulo é apresentado o esquema equivalente do motor trifásico, o qual irá ser considerado durante a simulação.

Para além do esquema elétrico do motor, neste capítulo é também projetado o filtro LC passa baixo e o circuito de *snubber*. E tal como o circuito elétrico do motor, este filtro também será considerado durante as simulações a efetuar.

Ainda neste capítulo será apresentado o diagrama de blocos desenvolvido em SIMULINK. Assim será apresentado, detalhadamente, o diagrama de blocos que descreve a técnica de modulação SPWM, bem como outros blocos que permitem fazer a análise da simulação.

Por fim, são efetuadas as simulações. As simulações pretendem apresentar a forma de onda de saída do variador de frequência, sendo estas a tensão de fase, tensão de linha e a forma de onda de corrente.

6.1. DETERMINAÇÃO DOS PARÂMETROS DO MOTOR

Uma vez que a carga corresponde a um motor de indução trifásico, para se obter os parâmetros elétricos desta máquina foram realizados os ensaios económicos com separação de perdas. Os ensaios efetuados correspondem ao ensaio em vazio e ao ensaio com rotor travado e visam determinar os elementos do circuito elétrico equivalente simplificado. Na Figura 87 está representado o esquema elétrico equivalente simplificado do motor trifásico.




Figura 87. Esquema equivalente simplificado do motor trifásico

Neste esquema, \bar{U}_{1f} e \bar{I}_1 correspondem à tensão da fase e corrente no estator, respetivamente. \bar{I}_0 corresponde à corrente em vazio e \bar{I}_{2e} corresponde à corrente no rotor vista do lado do estator. Os elementos $R1$, $X1$, $R2$ e $X2$ correspondem à resistência e reatância do estator e do rotor, respetivamente. A resistência variável, $R2e(1-s)/s$, corresponde à potência eletromagnética. Por fim, $R0$ corresponde às perdas no ferro (Histerese e correntes de Foucault) e Xm corresponde à reatância de magnetização.

Na Tabela 8 são apresentadas as especificações da chapa de características do motor utilizado, com a referência Rabor, modelo 1300 M90L -24/4.

Tabela 8 Especificações da tabela de Características do motor

Motor Trifásico	Nº. Série	U_{1nc} (V)	I_{1nl} (A)	$\cos \varphi_n$	Freq. Nominal (Hz)	Vel. Nominal (rpm)	Pot. Nominal (kW)
Ligado em Y	515853	380	3.58	0.81	50	1410	1.5

6.1.1. ENSAIO EM VAZIO E SEPARAÇÃO DE PERDAS

A primeira fase de determinação dos parâmetros do motor consiste num ensaio com o motor em vazio. Através deste ensaio é possível determinar alguns dos parâmetros do motor, sendo eles a resistência R_0 correspondente às perdas no ferro e à reatância de magnetização X_m . Na Figura 88 está apresentado o esquema elétrico equivalente para o ensaio em vazio.




Figura 88. Esquema equivalente para ensaio em vazio

Aqui, U_{1f} corresponde à tensão da fase e \bar{I}_0 corresponde à corrente em vazio no estator. Para além disso, \bar{I}_a corresponde à corrente ativa e \bar{I}_m corresponde à corrente de magnetização. Tal como se pode observar estas últimas correntes são conduzidas sobre R_0 e X_m , respetivamente.

O ensaio em vazio do motor com separação de perdas é descrito no Apêndice A. Neste apêndice, são apresentados os resultados do ensaio, bem como as equações utilizadas para a análise efetuada.

Para o ensaio em vazio do motor trifásico obtém-se R_0 de $1373.53 \, \Omega$ e X_m de $95.07 \, \Omega$.

6.1.2. ENSAIO COM ROTOR TRAVADO

Este ensaio conduz à determinação dos restantes elementos do circuito equivalente simplificado que descreve o motor. Na realidade, este método não permite determinar independentemente R_1 , R_{2e} , X_1 e X_{2e} , no entanto, através deste método é determinada a resistência total (resistência do estator + resistência do rotor), e o mesmo acontece com a reatância. Isto é, a reatância determinada por este método corresponde à reactância do estator mais a reatância do rotor. O esquema equivalente do ensaio em rotor travado está apresentado na Figura 89.




Figura 89. Esquema equivalente do ensaio com rotor travado

De forma mais simples junta-se a resistência do estator com a do rotor e também se junta a reatância do estator com a do rotor. Com isto, o circuito equivalente para este ensaio é apresentado na Figura 90.




Figura 90. Esquema equivalente simplificado do ensaio com rotor travado

Como se pode verificar pela Figura 89 e Figura 90, não são consideradas as perdas no ferro, nem as perdas mecânicas, pois o rotor está parado. Assim, o motor comporta-se como um transformador em curto-circuito. Nestes esquemas \bar{U}_{ccf} corresponde à tensão de fase de curto-circuito e \bar{I}_{1cc} corresponde à corrente de curto circuito.

Os resultados obtidos para este ensaio encontram-se no Apêndice B e permitem concluir que a resistência equivalente (R_{eq}) é de 8.62Ω e a reatância equivalente (X_{eq}) é de 8.36Ω .

Atendendo aos resultados obtidos pelo ensaio em vazio e do ensaio em rotor travado obtêm-se o esquema equivalente apresentado na Figura 91.




Figura 91. Esquema elétrico equivalente simplificado com elementos determinados

Considerando que o motor está a arrancar, o deslizamento é de 100% e, como consequência, a resistência variável é 0. Assim, o esquema elétrico apresentado na Figura 91 pode ser simplificado resolvendo o paralelo entre os ramos, resultando a Figura 92a).

Uma vez que os resultados foram obtidos utilizando uma frequência de 50 Hz, a indutância correspondente à reatância do estator e do rotor pode ser determinada pela equação (50).

$$2\pi \cdot f \cdot L = 8.25 \quad (50)$$

Logo a indutância do motor é dada por 26.26mH. Assim o circuito de carga para as simulações é dado pela Figura 92b).




Figura 92. Circuito de carga para efeitos de simulação

6.2. PROJEÇÃO DO FILTRO

Para o variador de frequência a ser projetado, pretende-se implementar um filtro passa baixo de forma a eliminar as componentes de alta frequência. Para isto, como referido no capítulo 5, optou-se pela utilização do filtro de segunda ordem LC, cujo esquema elétrico está representado na Figura 76 do capítulo 4.

Uma vez que o variador de frequência provoca variações de tensão, isto é uma mais-valia para que o filtro LC entre em ressonância. Devido a isto, é importante que a frequência de ressonância deste circuito seja afastada o mais possível da máxima frequência fundamental que se pretende gerar. Esta medida permitirá diminuir a interferência no sinal gerado.

Assumindo que se pretende uma frequência de ressonância do filtro LC superior a 1 kHz, determinou-se os parâmetros do filtro utilizando a equação (45), apresentada na subsecção 4.4. Para além desta restrição, deve ter-se em conta o valor comercial dos componentes devido à dificuldade de obter determinados valores.

O resultado obtido para as especificações acima permitem definir uma capacitância de 220 μF e uma indutância de 100 μH . Na Figura 93 está ilustrado o filtro LC.




Figura 93. Filtro LC com parâmetros determinados

Atendendo ao mencionado na subsecção 4.4.1.2, sobre a função de transferência, o filtro irá apresentar uma sobre elongação infinita para a frequência de corte de 6741.99 Hz. A Figura 94 representa o diagrama de bode para o filtro LC com os valores determinados. Como pode ser observado, a frequência de ressonância corresponde ao calculado, no entanto a amplitude de ressonância não é infinita. Isto deve-se ao diagrama de bode do matlab ser influenciada pela resolução de escala de frequências, apresentando assim um valor elevado mas diferente de infinito.




Figura 94. Diagrama de bode para o filtro projetado

Uma vez que o trabalho a desenvolver tem como finalidade a aplicação num motor, na Figura 95 está representado, por um retângulo laranja, o circuito do filtro LC e para além disso, nesta figura está também apresentado, por um retângulo verde, um modelo, simplificado, equivalente aos elementos do motor ao arranque. Desta forma, V_I corresponde à tensão de entrada e V_O corresponde à tensão de saída do filtro. Os elementos L_1 e C constituem o filtro e os elementos L_2 e R constituem o motor.




Figura 95. Ilustração da carga total do Inversor

Através da análise de La Place para o circuito da Figura 95, é possível obter a função de transferência que relaciona a tensão de saída do filtro, V_O , com a tensão de entrada V_I , sendo dada pela equação (51).

$$\frac{V_o(s)}{V_I(s)} = \frac{L_2 \cdot s + R}{L_1 \cdot L_2 \cdot C \cdot s^3 + R \cdot L_1 \cdot C \cdot s^2 + (L_1 + L_2) \cdot s + R} \quad (51)$$

A equação resultante deste circuito define uma equação de terceira ordem, em que os polos estão localizados no semiplano esquerdo do plano complexo e correspondem a um polo real e a um par de polos complexos conjugados. Devido a este par de polos complexos conjugados, através da análise do diagrama de bode da função de transferência, também se verifica uma frequência de ressonância próxima da frequência natural do sistema.

Partindo do valor dos elementos do motor e do filtro, por substituição destes na equação (51) determinam-se os polos do sistema. Com isto, verifica-se que os polos correspondem a um polo real de -3266 e um polo complexo conjugado de $-0.6 \pm 6754j$.

Na Figura 96 está representado o diagrama de bode para este circuito.




Figura 96. Diagrama de bode para a carga do inversor

Como se pode observar, a frequência para qual o sistema entra em ressonância aproxima-se da apresentada pelo filtro LC. Uma vez que este pico de ressonância se encontra a elevadas frequências, esta característica da carga não terá influência na tensão de saída do inversor.

6.3. CIRCUITO DE *SUBBER*

Também, como referido no capítulo 5, pretende-se utilizar o circuito de *snubber* C. Este *snubber*, como já referido, é aplicado em inversores e é de aplicação simples, pois o seu circuito é realizado com apenas um condensador em cada terminal do inversor.

Para determinar a capacidade do condensador utilizou-se a equação (41) apresentada na subsecção 4.2.1.4. Uma vez que esta equação envolve a indutância da malha do circuito CC, é necessário proceder à determinação do seu valor. Para isso, foi utilizado um medidor RLC¹, o qual determinou que a indutância parasita L_s é de 64,5 uH.

Partindo do resultado obtido para a indutância parasita e assumindo que I_0 seria no máximo 15 A, a tensão de pico (V_{pk}) de 400 V e a tensão de alimentação V_{cc} de 154 V, determinou-se a capacitância do condensador. Com isto e atendendo aos valores comerciais dos condensadores, resultou uma capacitância de aproximadamente 235 nF.

6.4. PROJETO DE SIMULINK PARA SIMULAÇÃO DA TÉCNICA DE MODULAÇÃO SPWM

O desenvolvimento do diagrama de blocos foi realizado em SIMULINK pelo *software* MATLAB R2011b. Para isso foi utilizada a toolbox SimPowerSystems, a qual permitiu projetar o circuito elétrico de potência bem como fazer a simulação e realizar a análise dos resultados obtidos.

De forma a realizar as simulações e obter resultados para a técnica de modulação SPWM foi desenvolvido o diagrama de blocos apresentado na Figura 97. Este diagrama de blocos é constituído por um conjunto de subsistemas os quais permitem minimizar o espaço ocupado e realizar a função para qual foi concebido. As entradas e saídas dos subsistemas estão devidamente etiquetadas.

Nesta figura, a verde com bordo azul está o subsistema que gera sinais para atuação dos IGBTs, este subsistema é designado de “Sinais de Gate”. Para além de gerar os sinais de atuação dos IGBTs também permite monitorizar os sinais de referência juntamente com o sinal da portadora através da saída de scope.

A amarelo com bordo laranja está representado o subsistema que integra a topologia do inversor trifásico. Este subsistema contém os IGBTs do inversor, ligação CC, bem como outros componentes que integram as partes elétricas da ponte do inversor.

¹ A referência do medidor RLC é RLC 100 programable RLC METER – digimess: S.Nr.:RLC 101035

² Arquitetura Harvard – existência de duas memórias distintas: a memória de programa e a memória de dados. Aumenta a




Figura 97. Diagrama de blocos de SIMULINK para simulação do SPWM

A azul está o subsistema que permite o controlo de monitorização da tensão e corrente dos terminais coletor-emissor de cada IGBT. Os resultados desta monitorização são apresentados no scope designado “Tensão/Corrente IGBTs”. Esta monitorização é opcional podendo ser removida alterando as opções dos IGBTs.

A castanho com bordo cinzento estão representados os subsistemas que integram os blocos de leitura das tensões de linha V_{ab} , V_{bc} e V_{ca} e as tensões de fase V_a , V_b e V_c .

Para além destes subsistemas, está ainda representado filtro passa baixo de segunda ordem contornado por um retângulo castanho, a carga contornada por um retângulo a verde e ainda contornado por retângulo azul está o diagrama de blocos que permite fazer a leitura da corrente.

Por fim, como bloco fundamental à simulação, está representado o bloco “powergui” no canto superior direito. Este bloco permite definir alguns parâmetros de simulação, bem como fazer análise dos resultados obtidos. Para critérios de simulação, foi definido o tipo de simulação discreta e o período de amostragem foi definido tendo em consideração a frequência fundamental que se pretende.

De seguida serão apresentados os subsistemas utilizados para a simulação desta técnica de modulação.

6.4.1. SUBSISTEMA SINAIS DE GATE

Para a simulação do método de modulação de SVPWM foi desenvolvido, em SIMULINK, um diagrama de blocos que permite obter os sinais a serem injetados na gate dos IGBTs. Na Figura 98 está apresentado o diagrama de blocos que permite realizar esta funcionalidade. Este esquema encontra-se no interior do subsistema designado “sinais de gate”.

Como pode ser observado pela figura, este diagrama é constituído por três blocos para definir os sinais de referência, um bloco que define a portadora, três blocos relacionais, três bloco lógicos NOT e seis blocos de ON/OFF delay.

Os sinais de referência são gerados no bloco “0graus”, “-120graus” e “120graus” e como o nome indica, encontram-se desfasados de 120° entre eles, de forma a definir um sistema trifásico. Estes blocos possibilitam a definição da frequência e a amplitude do sinal que se pretende gerar no inversor.




Figura 98. Diagrama de blocos para geração de sinais para a gate dos IGBTs

O bloco de portadora triangular permite definir um sinal contínuo através de pontos temporais. Para o trabalho desenvolvido foi definida uma portadora triangular, em que a sua frequência corresponde ao resultado da multiplicação do índice de frequência, m_f , ímpar e múltiplo de três pelo valor máximo de frequência que se pretende gerar, como referido durante o capítulo 3. Uma vez que a ferrite da bobine, utilizada para filtro, bem como os IGBTs utilizados limitam a frequência de comutação devido às perdas de Joule a

elevadas frequências, foi estipulada uma frequência máxima de comutação de 10 KHz para os IGBTs. Atendendo a este valor máximo e ao referido acima foi definido um índice de modulação de frequência de 141. Com isto, para a máxima frequência do sinal de referência que se pretende gerar (70 Hz) obteve-se uma frequência de portadora de 9870 Hz. A escolha de uma frequência elevada, como mencionado ao longo do capítulo 3, permite melhorar a qualidade do sinal gerado.

O bloco relacional, representado pelo símbolo maior, permite determinar os impulsos que serão colocados na gate dos IGBTs. Assim, sempre que o sinal de referência for maior que o sinal da portadora é colocado à saída deste bloco um estado lógico alto. Por sua vez, quando a sinal de referência for menor ou igual ao sinal da portadora é colocado à saída deste bloco um estado lógico baixo. A Figura 99 descreve claramente este funcionamento.




Figura 99. Ilustração do funcionamento do bloco relacional

Uma vez que o inversor funciona utilizando a topologia trifásica em ponte completa, o resultado de um bloco relacional irá acionar dois IGBTs, desta forma, para eliminar a possibilidade do acionamento simultâneo dos dois IGBTs no mesmo terminal, é adicionado o bloco NOT.

Ainda, é adicionado a cada ramo, de atuação da gate dos IGBTs, o bloco “Discrete ON/OFF delay”. Este bloco permite definir um tempo morto devido ao atraso de desativação do IGBT e está configurado para implementar um tempo de 170 ns. Este atraso dá-se quando o sinal do IGBT passa do estado lógico baixo para o estado lógico alto. O

valor estipulado para definição do tempo morto corresponde a informações fornecidas pelo *datasheet* do IGBT.




Figura 100. Implementação de Tempo Morto

6.4.2. SUBSISTEMA PONTE TRIFÁSICA

O subsistema “Ponte Trifásica” encontra-se no diagrama de blocos apresentado na Figura 101. Tal como o nome do subsistema indica, aqui é implementado o diagrama de blocos que define um inversor trifásico de ponte completa.

Neste esquema são utilizados seis blocos que correspondem aos IGBTs utilizados na ponte trifásica, correspondendo a IGBTs ideais. Para além disso, utilizam-se outros blocos fundamentais ao esquema elétrico do inversor, sendo eles uma resistência em série com um condensador (ligação CC), fonte de alimentação, e o circuito de *snubber* utilizado para os três ramos do inversor.

Como é possível verificar na Figura 101, cada bloco de IGBT contém um terminal de ligação para os sinais da gate e para os terminais de coletor e emissor, devidamente etiquetados. Para além destes terminais existe um outro que corresponde ao barramento de monitorização da corrente e da tensão de cada IGBT. Este terminal é identificado no bloco do IGBT pela letra m e é opcional.

O *snubber* utilizado para a simulação corresponde ao *snubber* C. Daí apenas seria necessário um condensador, mas também foi adicionada uma resistência para evitar erros de simulação. A capacitância do *snubber* já tinha sido projetada e corresponde a 235 nF.

Por fim, neste esquema está ainda apresentada uma extensão dos terminais de saída do inversor, designada de V_a , V_b e V_c . Estes terminais serão acoplados ao filtro ou à carga que se irá utilizar.




Figura 101. Diagrama do inversor trifásico de ponte completa

6.4.3. SUBSISTEMA “CONTROLO DE MONITORIZAÇÃO” E SUBSISTEMAS DE “TENSÕES DE LINHA” E “TENSÕES DE FASE”

O subsistema “Controlo de Monitorização” permite definir que tipo de sinal se pretende monitorizar para cada IGBT do inversor. Os sinais de entrada neste subsistema provém de cada IGBT da ponte trifásica, estes estão identificados pelas letras correspondentes. Na Figura 102 está apresentado o diagrama de blocos deste subsistema.

Como se verifica, este subsistema é constituído pelo bloco “Bus Selector” e pelo “Manual Switch”. O primeiro permite dividir o barramento de dados do IGBT em dois sinais: um de tensão e outro de corrente. Por fim, o bloco “Manual Switch” permite definir que tipo de dado se pretende monitorizar no scope.




Figura 102. Diagrama de blocos do subsistema Controle de Monitorização

Por sua vez, os subsistemas “Tensões de Linha” e “Tensões de Fase” permitem determinar a forma de onda da tensão composta e da tensão simples à saída do inversor. Na Figura 103 está o diagrama de blocos que constitui o subsistema tensões de linha e o subsistema tensões de fase. A diferença entre estes dois subsistemas é que o subsistema “Tensões de Fase” utiliza o terminal neutro para obter as tensões simples, enquanto o subsistema “Tensões de Linha” utiliza apenas as tensões de fase para determina a tensão composta. Os blocos essenciais a este subsistema são o “mux” e o “Voltage Measurement”.




Figura 103. Diagrama de blocos do subsistema Tensões de Linha e Tensões de Fase

6.5. RESULTADO DAS SIMULAÇÕES

Para gerar o sinal de referência é necessário que o valor médio do PWM seja próximo do sinal de referência num dado intervalo de tempo. Como se pode verificar pela Figura 104, assim que o sinal de referência toma o seu valor máximo, o *duty cycle* do PWM toma maiores valores, por outro lado, quando o sinal de referência toma o valor mínimo, o *duty cycle* aproxima-se de zero. Através destas alterações no *duty cycle* geram-se os sinais de referência.

Os impulsos apresentados na Figura 104 referem-se aos recebidos num IGBT para o sinal de referência de frequência de 70 Hz.




Figura 104. Ilustração da geração de impulsos em relação ao sinal de referência

Nesta subsecção, utilizando um sinal de portadora de frequência de 9870 Hz, na fase inicial pretende-se apresentar as simulações efetuadas para um sinal de referência de frequência de 70 Hz sem utilização do filtro e na fase seguinte, utilizando o filtro, pretende-se apresentar as simulações obtidas para o sinal de referência de frequência mínima (1 Hz) e máxima (70 Hz) com um índice de amplitude (m_a) de 1 e de 0.1. E a partir destes resultados fazer uma análise harmónica para as duas frequências.

Por fim, pretende-se apresentar o resultado obtido para uma frequência de portadora menor. Esta última simulação tem como objetivo retirar conclusões da utilização de diferentes índices de modulação m_f .

6.5.1. SIMULAÇÕES EFETUADAS SEM UTILIZAÇÃO DO FILTRO

A simulação da técnica de modulação SPWM, sem utilização do filtro, foi realizada apenas para o sinal de referência de 70 Hz e com índice de modulação de amplitude de um. Para esta simulação, baseando-se no teorema de Nyquist, utilizou-se uma frequência de amostragem de 7 MS/s. Os resultados desta simulação estão apresentados na Figura 105 e tem como objetivo dar conhecimento de como a tensão é entregue à carga sem a utilização do filtro.

Utilizando o modelo de SIMULINK sem filtro e como carga o esquema do motor ao arranque obteve-se as formas de onda de tensão de fase e tensão de linha apresentadas na Figura 105a) e b), respectivamente. Através da figura da tensão de fase pode-se verificar que são apresentados apenas os impulsos que formam a tensão fase. Desta forma, tal como verificado no capítulo 3 obtêm-se um pico cujo valor máximo é de $2V_{cc}/3$.

No que diz respeito à tensão de linha, apresentada na Figura 105b), também se obtêm apenas os impulsos que formam a onda de tensão de linha, todavia o seu máximo corresponde a V_{cc} .




Figura 105. Ilustração das tensões à saída do inversor: a) tensão de fase ; b) tensão de linha

Através das imagens apresentadas na Figura 105 verifica-se uma distorção harmônica total próxima de 70% e os harmônicos de maior amplitude correspondem aos gerados pelo sinal de portadora.

No que se refere à forma de onda de corrente na carga, apresentada na Figura 106, é possível verificar que esta se encontra bem definida mesmo nos instantes iniciais. Isto pode ser confirmado pelo espectro de frequências apresentado na Figura 106b), a qual apresenta,

para a corrente da carga, uma distorção harmônica total de 0.43%. Ainda nesta figura é possível verificar a existência de harmônicos correspondentes à frequência da portadora, estando centrados em torno da frequência normalizada m_f . Este espectro de frequências foi gerado pela ferramenta FFT da “powergui” do SIMULINK. Esta ferramenta permite identificar quais os harmônicos que compõem um dado sinal.




Figura 106. Ilustração da corrente na carga: a) forma de onda de corrente; b) harmônicos da onda de corrente

6.5.2. SIMULAÇÕES PARA O SINAL DE REFERÊNCIA DE 1 HZ UTILIZANDO O FILTRO

A frequência de amostragem é um aspeto importante à simulação. Devido a isso, foi necessário ter em consideração ao teorema de Nyquist e para além disso procurou-se garantir uma frequência de amostragem múltipla da frequência fundamental do sinal, resultando numa frequência de amostragem de 1 MS/s.

Utilizando o modelo de SIMULINK desenvolvido e utilizando o filtro projetado e como carga o esquema de motor ao arranque, para a frequência de 1 Hz, verifica-se que a tensão máxima corresponde a $V_{cc}/2$ e que estas estabilizam ainda antes de terminar o primeiro período, sendo que estabilizam em cerca de 20 ms. As formas de onda obtidas para $m_a = 1$ e $m_a = 0.1$ estão apresentadas na Figura 107a) e Figura 107b), respetivamente.




Figura 107. Ilustração das tensões de fase a 1 Hz: a) para $m_a=1$; b) para $m_a=0.1$

Em relação aos harmônicos produzidos, utilizando a “powergui” do SIMULINK, é possível verificar, para ambos os índices de modulação, a presença dos harmônicos correspondentes ao sinal da portadora, estando centrados à frequência normalizada m_f . Os espectros de frequência para $m_a = 1$ e para $m_a = 0.1$ estão apresentados na Figura 108a) e Figura 108b), respectivamente.

Através do espectro apresentado para $m_a = 1$, verifica-se que a componente fundamental apresenta a máxima amplitude e o harmônico de maior amplitude corresponde ao 5º, cuja amplitude corresponde a 0.77% da componente fundamental. Para além disso, neste espectro é possível identificar harmônicos pares e ímpares, no entanto a sua amplitude é cerca de 0.01% da componente fundamental.

Para $m_a = 0.1$ verifica-se o maior harmônico à frequência de 17 Hz e, de uma forma geral, os harmônicos de menor ordem são os de maior amplitude. Para além disso, apesar dos harmônicos correspondentes ao sinal de portadora serem de baixa amplitude é possível identifica-los à frequência normalizada m_f .

Por fim, como apresentado em ambos os espectros, a taxa de distorção harmónica para $m_a = 1$ e $m_a = 0.1$ correspondem, respetivamente, a 2,76% e 4.84%. E isto permite concluir que o sinal com maior amplitude tem maior qualidade.




Figura 108. Espectro de frequências dos sinais obtidos para frequência de 1 Hz: a) para $m_a=1$; b) para $m_a=0.1$

6.5.3. SIMULAÇÕES PARA O SINAL DE REFERÊNCIA DE 70 HZ UTILIZANDO O FILTRO

As simulações efetuadas para esta frequência tiveram em consideração os mesmos aspetos tomados para a frequência de 1 Hz. Assim para a presente simulação utilizou-se uma frequência de amostragem de 7 MS/s.

Correspondendo a carga ao motor quando este está a arrancar e utilizando os parâmetros do filtro projetados determinam-se as tensões de fase e as tensões de linha.

6.5.3.1. SIMULAÇÃO PARA AS TENSÕES DE FASE

As tensões de fase para $m_a = 1$ e $m_a = 0.1$ estão apresentadas na Figura 109a) e Figura 109b), respetivamente. Com estes resultados e como referido na secção 3.1, verifica-se que a tensão máxima atingida para o método SPWM corresponde a $V_{cc}/2$.

Analisando as figuras é possível verificar no instante inicial que, devido ao regime transitório, duas das tensões de fase ainda não estão totalmente definidas, levando a picos de tensão superiores à tensão $V_{cc}/2$. Isto deve-se à tensão destas duas fases serem diferentes de zero no instante inicial, pois tentam, imediatamente, atingir o valor de fase correspondente. Uma vez que a restante fase se inicia com tensão zero, o sinal é mais estável. Com isto, verifica-se que, para $m_a = 1$, as tensões de fase estão estáveis a partir de cerca de 40 ms e para $m_a = 0.1$ as tensões de fase ficam estáveis mais cedo (a partir dos 10 ms). Isto deve-se à diferente tensão que ambas utilizam, sendo que para menor índice de amplitude ocorrem menores oscilações devido à menor tensão utilizada.




Figura 109. Ilustração das tensões de fase a 70 Hz: a) para $m_a=1$; b) para $m_a=0.1$

De uma forma grosseira, observando as formas de onda obtidas pode-se concluir que a distorção é maior para o índice de modulação de amplitude mais baixo. Para comprovar a qualidade do sinal foi utilizada a ferramenta FFT da “powergui” do SIMULINK. Os resultados obtidos para os sinais apresentados na Figura 109 estão apresentados nos espectros de frequência da Figura 110, respetivamente.

Como se pode observar pelos espectros obtidos, para um índice de modulação de amplitude de 1 (Figura 110a)), o sinal contém uma distorção harmónica total de 0.68%, ou seja, o sinal obtido tem elevada qualidade. Para além disso, pode-se verificar que a amplitude da componente fundamental é de 76.83 V, o que significa que os restantes 0.17 V estão distribuídos pelos harmónicos do sinal e na queda de tensão do filtro.

Para um índice de modulação de amplitude de 0.1, o sinal contém um distorção harmónica total de 3.61%, o que permite referir que apesar do sinal ser de boa qualidade tem menor qualidade do que o anterior.




Figura 110. Espectro de frequências dos sinais obtidos para frequência de 70 Hz: a) para $m_a=1$; b) para $m_a=0.1$

Em relação aos harmónicos produzidos pela portadora, verifica-se que os harmónicos seguem a distribuição apresentada pela equação (39). Assim, de acordo com esta equação, o primeiro harmónico, referente ao sinal de portadora, aparece centrado à frequência normalizada de $m_f = 141$. E isto pode ser observado pelos gráficos apresentados na Figura 110.

Para além disso, verificou-se a existência de harmónicos pares e ímpares de ordem baixa mas com baixa amplitude (aproximadamente 0.01%). O harmónico de ordem baixa de maior amplitude para $m_a = 1$ e para $m_a = 0.1$ corresponde ao 23º e ao 15º, respetivamente. No entanto, como pode ser verificado, o harmónico de maior amplitude para $m_a = 1$ corresponde aos harmónicos gerados pela frequência da portadora.

6.5.3.2. SIMULAÇÃO PARA AS TENSÕES DE LINHA

De forma a comparar os harmónicos existentes na tensão de linha com os harmónicos da tensão de fase, foram também realizadas simulações para a tensão de linha com $m_a = 1$. Na Figura 111a) está apresentada a forma de onda obtida para a tensão de linha, bem como o seu espetro de frequências, representado na Figura 111b).

Como se pode observar, a forma de onda da tensão na linha torna-se estável a partir do seu quarto período. E a sua amplitude máxima aproxima-se de $\frac{V_{cc}}{2} \times \sqrt{3}$, cujo resultado é 133.36 V.




Figura 111. Ilustração da tensão de linha: a) forma de onda; b) espetro de frequências

Analisando o espetro obtido para esta forma de onda, verifica-se uma distorção harmónica total de 0.66%, o que revela uma elevada qualidade do sinal. Atendendo agora aos harmónicos produzidos, verifica-se que os harmónicos múltiplos de três não se anulam

na totalidade e para além disso continuam a aparecer harmónicos pares. Por fim é de referir que o harmónico de ordem baixa e de maior amplitude corresponde ao 13º.

6.5.3.3. SIMULAÇÃO DA CORRENTE NA CARGA

No que se refere à corrente, verificou-se que nos instantes iniciais, tal como o sinal de tensão, esta encontra-se com algumas oscilações, no entanto estabiliza logo após 30 ms. Na Figura 112a), está representado o sinal de corrente de uma fase do inversor para frequência de 70 Hz e $m_a = 1$. Como se pode observar a corrente aparece com um valor superior à corrente nominal do motor, mas isto deve-se ao circuito de carga do variador de frequência corresponder ao motor na fase de arranque.




Figura 112. Ilustração da corrente na carga: a) forma de onda; b) espectro de frequências da corrente

Atendendo ao espectro de frequências da corrente, apresentado na Figura 112b), verifica-se que apresenta uma distorção harmónica total de 0.04%, o que revela elevada qualidade para a onda de corrente. Para além disso, neste espectro é possível verificar a presença dos harmónicos correspondentes à frequência da portadora, cuja amplitude foi reduzida devido à utilização do filtro.

6.5.4. UTILIZAÇÃO DE MENOR FREQUÊNCIA DE PORTADORA

A utilização de uma frequência de portadora menor que a máxima frequência utilizada vem permitir concluir que: para menores frequências de portadora a qualidade do sinal diminui. Desta forma, foi utilizado um índice de modulação de frequência de 27 (m_f , múltiplo ímpar de três) resultando uma portadora de frequência de 1890 Hz. E como sinal de referência utilizou-se um sinal sinusoidal de frequência de 70 Hz com índice de

modulação de amplitude de um. Com isto, obteve-se os resultados apresentados em Figura 113.




Figura 113. Ilustração para frequência de portadora de 1890 Hz: a) Tensão de Fase; b) espectro de frequência da tensão de fase

Através da tensão de fase, apresentada na Figura 113a), verifica-se um forma de onda sinusoidal trifásica com amplitude estável a partir de 100 milissegundos, no entanto esta contém elevada distorção. De forma a comprovar esta distorção harmónica foi realizada a análise da FFT e como se pode verificar pelo espectro de frequências obtido (Figura 113b)), verifica-se que o sinal apresenta uma distorção harmónica total de 24.75%. Ainda neste espectro pode-se verificar que os harmónicos, referentes à portadora, ficam centrados sobre a frequência normalizada m_f e seus múltiplos.

Em relação à forma de onda de corrente obteve-se os resultados apresentados na Figura 114. Como se pode verificar pela forma de onda de corrente, apresentada na Figura 114a), verifica-se alguma distorção. No entanto isto pode ser verificado pelo DHT de 1.54% dado pelo espectro de frequências apresentado na Figura 114b).




Figura 114. Ilustração da corrente na carga para $mf = 27$: a) forma de onda, b) espectro de frequência

Com estes resultados, é possível verificar que a qualidade do sinal aumenta conforme o aumento da frequência do sinal da portadora. E isto deve-se à sensibilidade da portadora ao atender às variações do sinal de referência. Quando é utilizada uma frequência de portadora baixa, existirá menores comutações dos IGBTs e daí resultará menor resolução para gerar o sinal de referência. Devido a isto, definiu-se para a portadora a utilização da máxima frequência permitida.

7. IMPLEMENTAÇÃO

Após a simulação da técnica de modulação de SPWM, é efetuada a implementação. Esta foi realizada no laboratório de Metrologia do DEE, o qual permitiu a utilização de equipamentos acessórios para o desenvolvimento e, para além disso, confirmar e validar os resultados obtidos por simulação. Desta forma, neste capítulo é descrita a implementação da técnica de modulação simulada, bem como, os aspetos mais importantes durante o desenvolvimento.

Na fase inicial deste capítulo são apresentadas as escolhas efetuadas e os projetos de *hardware* desenvolvidos. Também são apresentadas algumas características dos equipamentos utilizados bem como os esquemas de ligações destes componentes. É de referir que apenas são mencionados os componentes com maior relevância no projeto.

Na segunda fase é apresentado o *software* desenvolvido para a unidade de controlo, bem como o *software* desenvolvido para interface gráfica. Assim, serão apresentados fluxogramas e excertos de código considerados mais relevantes para o funcionamento do projeto.

7.1. PROJETO DE *HARDWARE*

A topologia de inversor utilizada para o desenvolvimento do projeto, tal como é apresentado no capítulo de Arquitetura, Partição e Opções, é designada de topologia trifásica de ponte completa. Nesta topologia são utilizados 6 IGBTs cuja referência é FGA15N120ANTD.

Estes componentes não foram escolhidos durante o desenvolvimento do projeto pois esta ponte já se encontrava montada antes deste ser iniciado. No entanto, estes IGBTs permitirão o desenvolvimento do projeto e a montagem irá permitir atuar uma carga trifásica. Este dispositivo tem como principais características uma tensão máxima de 1200 V, corrente máxima de 15 A, frequência de comutação ligeiramente superior a 10 KHz e $t_d(off)$ de 170 ns. O tempo $t_d(off)$ é a característica dos IGBTs que normalmente é utilizada como referência para tempo morto.

A frequência de comutação não é um dado do *datasheet* do componente, todavia foi determinada através de dados fornecidos pelo *datasheet*, sendo eles as perdas de comutação ao ativar (E_{on}) e ao desativar (E_{off}) e a potência máxima dissipada (P_D). A equação que relaciona estas variáveis está apresentada em (52), e aqui f_c corresponde à frequência de comutação.

$$E_{on} \times f_c + E_{off} \times f_c = P_D \quad (52)$$

Considerando o pior caso, em que $E_{on} = 4.8 \text{ mJ}$, $E_{off} = 1.2 \text{ mJ}$ e $P_D = 74 \text{ W}$ obteve-se uma frequência de comutação de 12.333 KHz.

As placas desenvolvidas para o funcionamento do projeto foram realizadas utilizando o *software* KIKAD. Das placas apresentadas a seguir, apenas a placa que contém as fontes isoladas está em PCB, as restantes foram realizadas através de placas perfuradas.

7.1.1. UNIDADE CONTROLO

A unidade de controlo é o sistema inteligente do projeto. Este sistema é responsável pela implementação da técnica de modulação SPWM, gerando o sinal de PWM que atua os IGBTs da ponte trifásica completa. Para isso, esta unidade incorpora uma unidade de processamento que lhe permite obter tais objetivos.

A escolha da unidade de processamento para o desenvolvimento do variador de frequência revelou-se de elevada importância. Assim, a pesquisa direcionou-se para unidades de processamento que integrassem periféricos essenciais para o funcionamento do projeto, sendo eles, o número de unidades PWM, timers, memória de programa e de dados, pinos E/S e velocidade de processamento.

A pesquisa da unidade de processamento recaiu sobre os dispositivos da Michrochip, pois a estrutura e arquitetura tornaram-se mais conhecidas nos últimos anos da minha formação nesta escola.

Durante a fase da pesquisa muitos microcontroladores foram dúvida para implementação no projeto, no entanto foram encontrados três que se dirigiam para a aplicação em concreto. Estes microcontroladores correspondem ao dsPIC30F3010, dsPIC30F4012 e dsPIC30F5015 e a característica mais importante é que integram um periférico de MOTOR CONTROL PWM. As características e diferenças estão apresentadas na Tabela 9.

Tabela 9 Microcontroladores para desenvolvimento do Inversor

Dispositivo	Pinos	Mem. Programa/ Instruções	Mem. EEPROM	Timers (16 bits)	Motor Control PWM	A/D	UART	Vel. Processamento
dsPIC30F3010	28	24k/8k	1024	5	6 Canais	6 Canais	1	120 MHZ
dsPIC30F4012	28	48k/16k	2048	5	6 Canais	6 Canais	1	120 MHz
dsPIC30F5015	64	66k/22k	1024	5	8 Canais	16 Canais	1	120 MHz

Através da utilização destes microcontroladores, o processo de controlo de PWM seria menos complexo.

A partir dos microcontroladores apresentados na Tabela 9, a escolha direcionou-se para a utilização do dsPIC30F3010, pois apesar de ter menor memória de programa, considerou-se suficiente para o projeto. Para além disso, como a carga a utilizar é trifásica, sem acesso ao terminal neutro, não é necessário utilizar um microprocessador com 8 canais

de PWM. Por fim, também se considerou que 6 canais para leitura do A/D e que 20 pinos de E/S seriam suficientes.

Para além das características mencionadas, é de referir que este microcontrolador apresenta uma arquitetura RISC e também uma arquitetura Harvard modificada. Esta última é uma variante da arquitetura Harvard² e permite que o conteúdo da memória de programa seja acedido como se fosse memória de dados.

Atendendo ao mencionado, a unidade controlo corresponde ao sistema que permite gerar os sinais para atuação dos IGBTs com o objetivo de produzir a forma de onda desejada. Para isso, foi desenvolvida uma placa que integra o microprocessador dsPIC30F3010. Na Figura 115 está apresentado o esquema do circuito da unidade de controlo.




Figura 115. Esquema elétrico da placa de controlo

Através do esquema desenvolvido é possível verificar que foi utilizado um regulador LM7805. Este dispositivo tem como finalidade converter a tensão de entrada de 15 V para 5 V que alimentam a unidade de controlo. Para além disso, é possível identificar

² Arquitetura Harvard – existência de duas memórias distintas: a memória de programa e a memória de dados. Aumenta a velocidade de processamento.

o pino da leitura A/D da tensão no barramento CC e também o conector para a comunicação RS232 realizada entre a placa de controlo e um computador.

Por fim, neste esquema é possível identificar o conector que leva os sinais de controlo para atuação dos IGBTs. Para além dos sinais de controlo, este conector também fornece alimentação aos circuitos lógicos que estabelecem a comutação complementar dos IGBTs no mesmo terminal.

7.1.2. PLACA PARA ATUAÇÃO DOS IGBTs DE FORMA COMPLEMENTAR

Uma vez que é utilizado o periférico de PWM MOTOR CONTROL do microcontrolador e este não garante a ativação complementar dos IGBTs na fase de programação, foi desenvolvida uma placa com o objetivo de evitar possíveis falhas. Esta placa permite a interligação da unidade de controlo com o circuito do inversor trifásico de ponte completa.

Na Figura 116 está apresentado o esquema elétrico dos circuitos lógicos bem como os restantes componentes que constituem esta placa.




Figura 116. Esquema elétrico da placa de proteção dos IGBTs

Esta placa consiste na utilização de circuitos lógicos, e garante, através de *hardware*, a comutação complementar dos dois IGBTs do mesmo terminal. Os circuitos lógicos utilizados são portas lógicas NAND, sendo utilizado, por isso, o CI 7400. Este CI

utiliza a lógica TTL e é caracterizado por conter 4 NANDs de 2 entradas cada. Na Figura 117 está apresentado o esquema do CI. [28]




Figura 117. Esquema de ligações do CI 7400

A tabela de verdade utilizada para este circuito é apresentada na Tabela 10.

Tabela 10 Tabela de Verdade para circuito de proteção dos IGBTs

Entrada A	Entrada B	Saída A	Saída B
0	0	1	1
0	1	1	0
1	0	0	1
1	1	1	1

Através desta tabela de verdade resultam as equações apresentada em (53). Partindo destas equações foram realizados os circuitos apresentados na Figura 116.

$$\begin{aligned}
 S_A &= \overline{E_A \cdot \overline{E_B}} = \overline{E_A} + E_B \\
 S_B &= \overline{\overline{E_A} \cdot E_B} = E_A + \overline{E_B}
 \end{aligned}
 \tag{53}$$

Como se pode verificar pelas equações em (53), poder-se-ia efetuar o circuito através de portas lógicas OR. No entanto optou-se pela utilização de portas NAND pois estas permitem fazer um circuito NOT sem recorrer a outros dispositivos, reduzindo, assim, o número de circuitos lógicos utilizados.

Par além destes componentes, esta placa integra um dispositivo intermediário para interface com maior potência. Este dispositivo permite, através dos sinais de controlo

devolvidos pela unidade de processamento, atuar os IGBTs com uma tensão contínua de 15 V. Este dispositivo corresponde a um opto-acoplador e a sua referência é FOD3180.

A escolha deste dispositivo deve-se às suas características elétricas pois possibilita ter uma tensão de saída num intervalo de 10 a 20 V, capacidade para corrente de saída de 2 A e, por fim, velocidade de comutação de 250 kHz. Apesar das características apresentadas, este dispositivo é um MOSFET, o que é uma desvantagem pois é muito sensível á electrostática. [29] O esquema deste dispositivo está apresentado na Figura 118.

Para além deste dispositivo MOSFET, seria possível também utilizar outros sendo eles o FOD3120, FOD3150, FOD3182 e FOD3184. Estes dispositivos são indicados pelo fabricante Fairchild para aplicações de atuação de IGBTs em variadores de frequência e a diferença entre eles corresponde à máxima tensão e corrente de saída. Para além dos apresentados, poderiam ser utilizados o VO3120 e o VO3150A como é indicado pelo fabricante VISHAY. Estes dispositivos também diferem na tensão e corrente de saída.




Figura 118. Esquema elétrico do IC FOD3180

Uma vez que a corrente que percorre o led do integrado FOD3180 não deverá ser superior a 25 mA, este componente necessita de uma resistência em série do lado da baixa potência para ativação do led, a qual terá como função limitar a corrente. Para utilização de uma tensão de alimentação de 5 V determinou-se uma resistência de 470 Ω com potência de ¼ Watts, a qual limita a corrente a 10 mA.

Para além destes componentes, nesta placa são também adicionados leds que permitem verificar o funcionamento da placa.

7.1.3. PLACA DE ALIMENTAÇÃO DE CIRCUITOS

Para ativação dos IGBTs foi necessário proceder ao desenvolvimento de uma placa que devolvesse à saída uma tensão de 15 V contínuos. Assim, para atuação dos 6 IGBTs foram projetadas 4 fontes de tensão isoladas, em que três destas fontes têm como finalidade a alimentação dos IGBTs localizados na parte superior e a restante serve para alimentação dos IGBTs localizados na parte inferior. A necessidade de utilizar fontes isoladas para os IGBTs localizados na parte superiores deve-se aos emissores destes estarem localizados em diferentes terminais do inversor. No caso da utilização de uma única fonte de alimentação para estes IGBTs, os terminais do inversor estariam todos em curto-circuito pelo terminal negativo da fonte de tensão VGE, como se pode verificar na Figura 119.

Por outro lado, como nos IGBTs inferiores os emissores estão ligados ao mesmo terminal não é necessário que tenham fontes isoladas.




Figura 119. Ilustração da ligação de uma tensão VGE aos IGBTs superiores

As fontes de tensão para atuação dos IGBTs estão ligadas ao componente FOD3180, permitindo atuar os IGBTs com 15 V.

Por fim, para alimentação do circuito de controlo, foi desenvolvida ainda uma fonte que permite gerar 15 V, os quais são convertidos numa tensão de 5 V na placa de controlo. Desta forma, a placa contém 5 fontes de tensão completamente isoladas. Na Figura 120 está apresentado o esquema de uma fonte isolada para alimentação dos circuitos. As restantes fontes de alimentação são semelhantes à apresentada.




Figura 120. Esquema de fonte de alimentação Isolada

7.1.4. PLACA PARA PROTEÇÃO DE SOBRETENSÃO

Quando o inversor é utilizado para controlo de velocidade de um motor AC, é importante que este seja acompanhado de um sistema de deteção de sobretensão, assim sempre que for detetada sobretensão a unidade de controlo terá capacidade de desativar os IGBTs sem que estes se danifiquem. Devido a isto, foi desenvolvida uma placa de condicionamento de sinal que permite ao microcontrolador ler a tensão correspondente à tensão no barramento CC. Na Figura 121 está representado o circuito de condicionamento de sinal que permite ler a tensão contínua que alimenta o inversor.




Figura 121. Placa para leitura da tensão no barramento CC

Através desta figura verifica-se a utilização de dois componentes fundamentais ao funcionamento desta placa, sendo eles os componentes DCP020515DP e o LV25-P.

O DCP020515DP é um circuito integrado da Texas Instruments e permite alimentar o LV25-P. Este circuito integrado converte a tensão de alimentação de +5 V em ± 15 V e a

sua máxima potência de saída é de 2 W. O seu esquema de ligações está apresentado na Figura 122. [30]




Figura 122. Ilustração do pinout o CI DCP020515DP

Através do esquema de ligações pode-se identificar o pino V_s correspondente à tensão de entrada (5 V), os terminais de 0 V e a tensão de saída designada de V_{out+} e V_{out-} . Por fim, o pino 8 não é ligado (NC- not connected) e o pino 14 corresponde ao SYNC. Este último é utilizado quando são necessários mais do que um DCP020515DP e o objetivo de utilização é evitar ruídos de funcionamento destes componentes. Como se pode verificar no esquema da placa desenvolvida, este equipamento é acompanhado de três condensadores, sendo eles 2.2 μF para a tensão V_s e dois condensadores de 100 nF para cada uma das tensões de saída (V_{out+} e V_{out-}).

O LV25-P é uma solução comercial para leitura da tensão. Este componente baseia-se na utilização de um transformador e num sensor de efeito de Hall e a sua saída é em corrente. Na Figura 123 está ilustrado o esquema de ligações deste componente. [31]




Figura 123. Ilustração do sensor LV25-P [31]

Neste esquema os pinos +HT e –HT correspondem aos terminais do primário e como se pode ver, é colocada uma resistência em série no primário com o objetivo de limitar a corrente. Para além disso, neste esquema está ainda visível os pinos para alimentação do sensor de Hall, sendo eles o +Vc e o –Vc. E, tendo em consideração o sinal, estes são alimentados com uma tensão de ± 12 a ± 15 V fornecidos pelo DCP020515DP. Por fim, o pino M corresponde ao pino de leitura com saída de corrente. Assim, através de uma resistência em série (R_M) ligada à massa é possível fazer a leitura da tensão correspondente à tensão aplicada ao primário do transformador. Esta tensão, através de uma relação de proporcionalidade, permite determinar a tensão aplicada ao primário. A razão de proporcionalidade está apresentada na equação (54) e, N_1 e N_2 correspondem, respetivamente, ao número de espiras do primário e secundário.

$$V_{lida[0;5]} = V_{cc} \cdot \frac{N_1}{N_2} \cdot \frac{R_M}{R_1} \quad (54)$$

Atendendo ao *datasheet* deste componente, a corrente máxima no primário é de 14 mA, desta forma, tendo em consideração a máxima tensão admitida deve-se projetar uma resistência (R_1), colocada em série com o primário do transformador, que limite a corrente ao seu valor máximo dependendo da tensão máxima admitida. Normalmente, a projeção da resistência é feita para se obter uma corrente máxima no primário de 10 mA. No entanto, para o projeto foi determinada uma resistência de 82 k Ω para uma tensão máxima de 400 V. Com isto, para a placa projetada conclui-se que a corrente máxima no primário é de 4.9 mA. Esta limitação de corrente deveu-se essencialmente ao IC DCP020515DP cuja potência máxima de saída é de 2 Wats. Assim, atendendo à razão do transformador de 2500:1000 e utilizando uma resistência R_M de 100 Ω , para a tensão máxima admitida obtém-se uma tensão de leitura de 1.21 V.

A escolha dos dois componentes apresentados, DCP020515DP e LV25-P, baseou-se apenas na capacidade de efetuar o pretendido. No entanto a utilização do DCP020515DP poderia ser substituída por uma fonte comutada que gera-se uma tensão de ± 15 V, todavia o custo adicional e o tamanho não justifica o projeto desta fonte. Outras soluções foram encontradas como por exemplo o LT1026 do fabricante *Linear Technology*, no entanto a sua potência de saída não permite realizar o pretendido. No que se refere ao LV25-P, este poderia ser substituído por um divisor de tensão acoplado a um circuito de condicionamento de sinal, porém não se optou por esta via pois iria aumentar o tamanho do variador de frequência. Por fim, como solução semelhante ao

sensor de efeito de Hall LV25-P poder-se-ia utilizar o sensor VSM025A, o qual apresenta apenas uma configuração de pinos diferente do utilizado e os restantes parâmetros são idênticos.

7.2. DESENVOLVIMENTO DE *SOFTWARE*

O *software* desenvolvido destina-se à unidade de controlo. Este *software* implementa o funcionamento da técnica de modulação SPWM permitindo obter a forma de onda desejada.

Uma vez que se pretende uma frequência de portadora de 9870 Hz, para desenvolvimento do *software* foi utilizada uma frequência de funcionamento de 120 MHz. Para atingir esta frequência de funcionamento do microcontrolador, foi utilizado um cristal externo de 15 MHz juntamente com a PLL de 16/2. Esta frequência apesar de ser a máxima suportada pelo microcontrolador veio permitir executar os cálculos dentro do período da portadora.

Na fase inicial do desenvolvimento de *software* faz-se a inicialização dos periféricos a utilizar. A função que efetua as inicializações é designada de “init_app” e é chamada após efetuar alguns cálculos como pode ser visto pela Figura 124. Nesta função, os periféricos são inicializados dependendo do modo de funcionamento que se pretende para cada.

Em relação ao periférico de PWM MOTOR CONTROL, na função “init_app”, é definida a frequência de funcionamento da portadora, modo de funcionamento do PWM (UP/DOWN), ativação dos pinos de PWM, etc.

Após feitas as inicializações, segue-se o desenvolvimento do código para atingir o objetivo principal.

7.2.1. *SOFTWARE* PARA DETERMINAÇÃO DOS TEMPOS TON DA TÉCNICA SPWM

Na fase inicial projetou-se o código de forma a obter os tempos Ton on-line, ou seja, determinar o tempo Ton em tempo real dependendo da frequência e do instante do sinal de referência. No entanto, verificando que isto não seria possível devido ao tempo de cálculo das funções trigonométricas, (superiores a 50 us) rapidamente se abandonou esta ideia. Assim, os resultados dos cálculos das funções sinusoidais passaram a ser obtidos off-

line, sendo guardados no microcontrolador como memória de dados (guardados na memória EEPROM).

Os dados guardados na memória são obtidos pela equação apresentada em (4). Assim, utilizando o Matlab e tendo por base um índice de modulação de frequência m_f de 141, foram determinados 141 pontos. De facto, encontra-se uma relação de igualdade no número de pontos com o índice m_f , pois, para uma portadora de frequência de 9870 Hz são necessários 141 pontos com um intervalo de tempo entre eles de $\frac{1}{f_p} \cong 101$ us para se atingir um sinal de referência de 14.2 ms (frequência de 70 Hz). O código utilizado pelo Matlab para determinação dos pontos está apresentado a seguir:

```
clear all
clc

alpha=0:2*pi/141:2*pi-0.001;% permite obter 141
pontos
x=(sin(alpha))'
```

Uma vez que os valores resultantes do código apresentado correspondem a valor reais e não é possível guarda-los numa memória neste estado, estes valores foram multiplicados por um fator de 10000, o qual foi tomado em consideração para os cálculos adjacentes. Este fator de multiplicação aumenta a exatidão do valor guardado na memória e como desvantagem utiliza dois bytes em memória.

Após os resultados da função sinusoidal estarem guardados em memória, resta determinar os tempos Ton, dependendo da frequência do sinal de referência que se pretende obter. As equações que determinam os tempos Ton para cada um dos terminais (terminais a, b e c) são apresentadas no extrato de código seguinte:

```
aux_dutycycle=PTPER*0.0001;
ton_fase1=aux_dutycycle*(10000+(Beta*ler_eeprom
(L1,0x7F)));
ton_fase2=aux_dutycycle*(10000+(Beta*ler_eeprom
(L2,0x7F)));
ton_fase3=aux_dutycycle*(10000+(Beta*ler_eeprom
(L3,0x7F)));
```

Neste excerto de código, a variável Beta corresponde índice de modulação de amplitude m_a do sinal de referência.

De forma a obter o período Ton, é definida uma variável auxiliar denominada de “aux_dutycycle”. Esta variável é calculada apenas uma vez e contém o valor do registo

PTPER multiplicado por um fator de 1/10000. Com isto, neutraliza-se o fator de multiplicação efetuado nos valores guardados na EEPROM. O registo PTPER corresponde o período do timer do periférico de PWM MOTOR CONTROL.

Após determinada a variável “aux_dutycycle”, passa-se à determinação dos tempos Ton de cada fase da ponte trifásica. Uma vez que os valores guardados em memória contém valores negativos e os tempos Ton não o podem ser, foi necessária uma adaptação dos valores obtidos, como apresentado na equação (55). Assim, para $\beta = 1$ os valores guardados na memória passam a ser utilizados numa gama de valores de 0 a 10000. O cálculo destes de valores é efetuado on-line.

$$\frac{10000 + \beta \times \sin(\alpha)}{2} \quad (55)$$

Nesta equação, $\sin(\alpha)$ corresponde aos dados guardados em memória e β corresponde ao índice de modulação de amplitude.

Com isto, o Ton de cada fase é determinado pela leitura de um valor da EEPROM, adaptação para valores positivos e por fim é feito o ajuste ao período de PWM através da variável “aux_dutycycle”. Note-se que na equação apresentada no excerto de código não aparece o fator de divisão de dois para adaptação para valores positivos, pois é necessário que este seja multiplicado pelo mesmo fator para se obter a totalidade de PWM. A função “ler_eeprom()”, utilizada nesta equação, foi desenvolvida em assembly e retorna o valor guardado na memória dependendo dos endereços que são colocados como parâmetros. Os endereços são atualizados a cada leitura e permitem definir o desfasamento entre as fases.

A atualização dos endereços para acesso à memória EEPROM é efetuada conforme o período do sinal de referência. Para isso foi utilizada a interrupção de Timer1, a qual é executada sempre que o timer atingir um valor igual ao seu período. Assim, sabendo que foram determinados 141 pontos para formar uma onda sinusoidal, sempre que se pretenda um sinal de período de 1 segundo é necessário que a interrupção seja efetuada 141 vezes nesse período.

Uma vez que foi definido um *prescaler* de 256 e uma frequência de funcionamento do microcontrolador de 120 MHz, a equação que determina o período do Timer1 está apresentada em (56).

$$PR1 = \frac{f_{osc}}{4 \times prescaler \times m_f} \times T \cong 831.117 \times T \quad (56)$$

Na Figura 124 está apresentado o fluxograma correspondente à atualização dos *duty cycles* de cada fase, a determinação dos novos valores de *duty cycle* (períodos Ton) e a atualização do endereço para acesso à memória EEPROM.




Figura 124. Fluxograma para determinar *duty cycles* de PWM

7.2.2. ALTERAÇÃO DO PERÍODO DO SINAL DE REFERÊNCIA

A alteração do período do sinal de referência e consequente alteração da frequência do sinal de saída é feita por intermédio da comunicação RS232. Assim, sempre que se pretende fazer alteração do período é enviado para a porta série a string “Tx”, em que x corresponde ao período num intervalo de 0.01428 a 4 segundos. Esta variação do período é feita de forma suave, pois sempre que seja recebido um novo período é chamada a função “rampa de aceleração”, a qual permite uma aceleração em 100 passos de 1 ms.

Para além da alteração do período do sinal de referência, é possível fazer alteração do índice de modulação de amplitude e a troca de duas fases. Para alteração do índice de modulação de amplitude é enviado para a porta série a string “Bx” seguido do carater LF, aqui x refere-se a um valor no intervalo de 0 a 1. E para a troca de duas fases é enviada o carater “T” seguido do carater LF.

Na Figura 125 está apresentado o fluxograma referente à interrupção de receção da USART. Nesta interrupção os caracteres são concatenados com o objetivo de formar uma *string*.




Figura 125. Fluxograma da interrupção de receção da USART

Após a receção, a string gerada é tratada pela função `result_USART`, cujo objetivo é determinar o novo período, novo índice de modulação ou se existe a troca de duas fases (este último quando aplicado ao motor corresponde à inversão de sentido de rotação). Na Figura 126 está o fluxograma que permite o tratamento de dados recebidos.

A comunicação RS232 foi desenvolvida com um taxa de transferência de 9600bits/s, 1 stop bit e 8 bits de dados.




Figura 126. Fluxograma para tratamento de dados recebidos pela porta série

7.2.3. RAMPA DE ACELERAÇÃO

Através da análise do fluxograma para tratamento de dados recebidos na USART, quando é recebido um novo valor de período é chamada a função “rampa_aceleracao”. Esta função tem como objetivo iniciar uma aceleração negativa ou positiva de acordo com o período atual e o que se pretende atingir. Daí, esta função tem como parâmetros o valor atual de período e o valor do período que se pretende atingir, e retorna o passo para se atingir o valor final.

Esta função, para além de retornar o passo com que o período evolui, também permite através de uma relação linear obter o índice de modulação de amplitude de forma que a relação entre a tensão e a frequência aplicada ao motor seja uma constante, garantindo assim o binário máximo. Para o motor utilizado como carga, é necessário manter uma relação de tensão e frequência de 7.6, sendo a relação entre a tensão composta

nominal e a frequência nominal. Assim, para o caso da tensão $V_{cc}/2$ igual a 220 V, a equação que descreve esta linearidade em relação ao período está apresentada em (57).

$$Beta = -\frac{45}{4} \cdot T + \frac{49}{40} \quad (57)$$

Com esta equação linear obtêm-se para um período de $\frac{1}{70}$ um Beta aproximado de 1.06, ou seja, é necessária uma maior tensão para se atingir um binário máximo.

No extrato de código seguinte está a função “rampa_aceleracao” e para além do mencionado, pode-se verificar que o passo de aceleração é feito em 100 partes.

Como referido, esta função tem como objetivo iniciar a rampa de aceleração. Assim o primeiro passo é efetuado aqui. Após efetuar o primeiro passo, nesta função, é ativado o Timer2 e desta forma os restantes passos são efetuados na rotina de interrupção de Timer2.

```
float rampa_aceleracao(float *valor_act, float
*valor_final)
{
    float aux_x=0;

    aux_x=((*valor_final)-(*valor_act))/100;
    (*valor_final)=(*valor_act)+aux_x;
    PR1=(*valor_final)*831.12;
    TMR1=0x0000;
    Beta=(-11.25*(*valor_final))+1.225;
    //determinar o beta correspondente
    if(Beta<0.1)
        Beta=0.1;
    else if (Beta >1)
        Beta=1;
    T2CONbits.TON=1;        //iniciar timer

    return aux_x; }
```

No que se refere à alteração do período, como referido anteriormente, esta alteração é efetuada no período de interrupção do Timer1 (registo PR1).

Note-se que, apesar do valor de Beta ser superior à unidade, através da saturação implementada, o seu máximo nunca será superior a 1 e para além disso, nunca será inferior a 0.1.

O fluxograma que descreve na totalidade a rampa de aceleração está apresentado na Figura 127. O período de interrupção para esta rotina de interrupção é de 1 ms.




Figura 127. Fluxograma que descreve a rampa de aceleração total

7.2.4. INVERSÃO DO SENTIDO DE ROTAÇÃO

Quando é recebido pela USART o carater “I” seguido do carater LF, como apresentado no fluxograma da Figura 126, é executada a função “inverte_rot”. Esta função tem como objetivo inverter o sentido de rotação quando o variador de frequência está aplicado ao motor. O fluxograma que descreve esta função está apresentado na Figura 128. Este fluxograma baseia-se na troca de dois endereços de leitura da EEPROM. Assim, a fase 2 passa a utilizar o endereço de memória da fase 3 e a fase 3 passa a utilizar o endereço de memória da fase 2.




Figura 128. Fluxograma da função “inverte_rot”

7.2.5. SOFTWARE DE PROTEÇÃO DE SOBRETENSÃO

Como referido anteriormente, a sobretensão é um problema dos inversores. Na utilização de um motor como carga elétrica, quando se inverte o sentido do motor e este já se encontrava em rotação, há formação de tensões elevadas que se não forem tomadas em consideração podem levar à destruição dos IGBTs do inversor. Devido a isto e a outras causas, foi desenvolvido um *software* que permite desligar o sistema quando é detetada elevação de tensão na malha CC.

Para deteção da elevação de tensão utilizou-se um sensor com saída em corrente. Com isto, através de uma resistência e do A/D do microcontrolador é feita a leitura da correspondente tensão na malha CC. A leitura do A/D é realizada na rotina de interrupção do Timer3 e é executada com uma taxa de 1 ms. Assim, sempre que A/D retorna um valor superior ao valor de referência 200 (aproximadamente 1 V – valor máximo estipulado) os sinais de atuação dos IGBTs passam para o estado lógico baixo (IGBTs desativados).

Na Figura 129 encontra-se o fluxograma que descreve a atuação desta função.




Figura 129. Fluxograma para detecção de sobretensão

Quando há detecção de sobretensão, apesar das saídas de PWM estarem a zero, o módulo de PWM mantém-se em funcionamento. Assim, quando deixar de existir sobretensão os valores serão os correspondentes para cada fase, pois a determinação dos *duty cycles* não parou de ser efetuada.

7.3. SOFTWARE PARA INTERFACE COM UTILIZADOR

Com o decorrer do projeto foi desenvolvida uma interface gráfica que permite, a um utilizador, variar a frequência de funcionamento do inversor, bem como alterar o índice de modulação de amplitude e efetuar a inversão do sentido de rotação através de um computador.

O protocolo de comunicação utilizada, entre a unidade de controlo e o computador, é o RS232 e como já referido, para alteração da frequência é enviado o carater T seguido do período que se pretende e do carater LF. Por sua vez, para alteração do índice de modulação de amplitude é enviado o carater B seguido de um valor no intervalo de 0 a 1 e do carater LF. Por fim, para inversão do sentido de rotação é enviado o carater I seguido do carater LF.

Na Figura 130 está representada a interface gráfica quando a aplicação é aberta. Como se pode reparar por esta figura, a interface gráfica é composta por duas abas em que a primeira contém o estabelecimento de ligação com a unidade de controlo (primeira a aparecer quando a aplicação é aberta) e a segunda permite estabelecer a amplitude e frequência da tensão de saída do inversor.

Na aba correspondente ao estabelecimento de ligação com a unidade de controlo é possível definir a porta de comunicação e as propriedades associadas à porta seleccionada, sendo estas a taxa de transferência, os bits de dados, paridade, e o número de stop bits.




Figura 130. Interface gráfica – aba “COM. RS232”

Como se pode verificar, existe nesta aba um botão que permite restaurar predefinições. Este botão apenas permite atuar sobre as características de uma porta e as

predefinições correspondem às características que permitem o correto funcionamento na ligação com a unidade de controlo do inversor.

Por fim, nesta aba, existem dois botões sendo eles o botão “Aplicar” e o botão “Ativar”. O primeiro permite definir as alterações efetuadas e o segundo estabelece a comunicação e comuta para a aba de “Controlo de Amplitude & Frequência”.

Na Figura 131 está apresentado o aspeto gráfico da aba “Controlo de Amplitude & Frequência”.




Figura 131. Interface gráfico – aba “Controlo de Amplitude & Frequência”

Nesta aba existem duas trackbars, a colocada na parte superior permite alteração da tensão aplicada à carga e contem 100 pontos, permitindo uma sensibilidade de 0.01. A segunda trackbar, colocada na parte inferior, corresponde à variação de frequência. Esta trackbar contém 79 pontos e permite uma sensibilidade, para valores de frequência menores que 1 Hz, de 0.1 Hz e para valores superiores permite uma sensibilidade de 1 Hz. Nesta aba, ainda é possível verificar a existência de uma *label* dinâmica e um botão que permite alterar o sentido de rotação. A *label* dinâmica permite ao utilizador saber qual a frequência que foi enviada à unidade de controlo.

O código associado à variação do período está apresentado a seguir. Como se pode observar, quando o valor da *trackbar* corresponde a valores menores que 10, o valor da *trackbar* tem um tratamento especial pois corresponde a frequências menores que a unidade. Assim, o seu período é determinado pela equação presente na primeira condição do primeiro if. Quando o seu valor se torna superior a 10, o período resultante corresponde ao inverso do ajuste do valor da *trackbar*.

Após este controlo, é necessário fazer um arredondamento a cinco casas decimais, juntar o carater T ao valor do período e substituir a vírgula pelo carater ponto. Assim se forma a *string* de alteração do período.

Ainda, como é possível verificar no código, é feito o teste para verificar se a porta está aberta e, em caso afirmativo, a *string* é enviada.

```
If (tr_freq.Value < 10) Then
    per = 10 / tr_freq.Value
Else
    per = 1 / (tr_freq.Value - 9)
End If
per = Math.Round(per, 5)
freq_string = "T" & per
freq_string = freq_string.Replace(",", ".")

If (USART.IsOpen = True) Then
    USART.WriteLine(freq_string)
End If
```

Por fim, é de referir que a alteração das *trackbars* só é efetuada quando o botão do rato é largado.

8. RESULTADOS OBTIDOS E ANÁLISE

Após a implementação de *software* e *hardware*, apresentada no capítulo 7, neste capítulo pretende-se apresentar os resultados obtidos da construção do variador de frequência.

Na fase inicial são apresentados alguns resultados para o funcionamento correto do variador de frequência, sendo eles a definição de um tempo morto para atuação dos IGBTs e o funcionamento correto do circuito de *snubber*.

Na fase final são apresentadas as formas de onda obtidas para duas frequências diferentes, sem e com a utilização do filtro projetado. Desta forma, serão apresentadas formas de onda da tensão de linha e tensão de fase bem como a forma de onda de corrente.

Os resultados que serão apresentados são obtidos pela utilização do osciloscópio digital Tektronix 2004 TDS e um analisador de energia Fluke 43B. Para determinação dos espectros de frequências apresentados através do osciloscópio digital foi utilizada a janela Flattop. Esta opção permitiu fazer mais facilmente a leitura das maiores amplitudes. Por fim, é de referir que é muito importante ter em consideração o teorema de Nyquist na utilização do osciloscópio para que se obtenham resultados fiáveis.

8.1. DEFINIÇÃO DE TEMPO MORTO E CIRCUITO DE *SNUBBER*

O tempo morto ou *dead time* é uma característica dos IGBTs que deve ser tomada em consideração para se obter o correto funcionamento do circuito que os integra. Devido a isto, numa fase inicial procurou-se garantir que este tempo entre comutações estava a ser efetuado. Na Figura 132 está ilustrado o tempo morto entre comutações.




Figura 132. Ilustração da utilização de um tempo morto entre a comutação

Nesta figura, a azul e a amarelo estão representados os sinais de atuação do IGBT da parte superior e da parte inferior de um terminal da ponte trifásica, respetivamente. Considerando o momento em que a o sinal a azul começa a descer até à altura em que o sinal a amarelo começa a subir temos um tempo morto de 200 ns. Este tempo é superior ao tempo especificado para o $t_d(off)$ no *datasheet* do IGBT (170 ns) e permite que o dispositivo desligue por completo pois é dado um tempo adicional que é metade do valor de t_f . Assim, isto irá garantir que os IGBTs no mesmo terminal não entram em curto-circuito. A atribuição do tempo morto é efetuada na inicialização do periférico PWM MOTOR CONTROL.

A utilização de *snubbers* para atuação de IGBTs em comutação forçada é muito importante. Devido a isto, durante o desenvolvimento do projeto este circuito foi testado e verificou-se as diferenças esperadas da utilização deste circuito.

Na Figura 133 está representada a tensão VCE de um IGBT quando este desliga. Estas imagens representam a resposta à não utilização do circuito de *snubber*. Como se pode observar pelas figuras apresentadas, para um tensão Vcc de 154 V, o pico máximo de tensão é cerca de 360 V.




Figura 133. Tensão VCE aos terminais do IGBT quando é desligado sem circuito de *snubber*

Quando se coloca em funcionamento o circuito de *snubber* obtém-se as formas de onda apresentadas na Figura 134. Tal como nas figuras sem circuito de *snubber*, estas também correspondem ao instante em que o IGBT desliga.

Como se pode observar, para a mesma tensão Vcc, o pico máximo de tensão é cerca de 315 V.




Figura 134. Tensão VCE aos terminais do IGBT quando é desligado com circuito de *snubber*

Por comparação das formas de onda obtidas para ambos os casos, verifica-se que há maiores picos de tensão quando não é utilizado circuito de *snubber*. E para além disso, também se verifica um período de oscilação superior. Desta forma, é possível concluir que o circuito de *snubber* C para além de reduzir os picos de tensão, permite suavizar a tensão VCE, reduzindo as oscilações.

8.2. FORMAS DE ONDA OBTIDAS À SAÍDA DO INVERSOR

As formas de onda que se pretende apresentar correspondem às tensões de fase e de linha resultantes do inversor bem como a forma de onda de corrente gerada. Desta forma, utilizando uma carga Ohmica equilibrada ligada em estrela (lâmpadas de 40 W), obtém-se as formas de onda para as diferentes frequências.

Não foi possível utilizar o motor como carga, pois este não contém acesso ao neutro. Devido a isto não seria possível obter resultados das tensões de fase, as quais são fundamentais para tirar conclusões e constatações do projeto desenvolvido.

Para se perceber a importância da utilização do filtro no inversor, numa primeira fase são apresentados os resultados sem utilização do filtro e numa segunda fase, o filtro será incluído. Na segunda fase, os resultados apresentados serão mais detalhados. O filtro que se pretende implementar corresponde ao projetado no capítulo de simulações.

8.2.1. RESULTADOS OBTIDOS SEM UTILIZAÇÃO DE FILTRO

Sem utilização do filtro e utilizando um índice de modulação de amplitude de 1 obteve-se, para a frequência de 1 e 70 Hz, a forma de onda apresentada nas Figura 136a) e Figura 136b), respetivamente. Como se pode verificar por estas formas de onda, a tensão de pico a pico é cerca de 250 V, no entanto a tensão pode variar devido á tensão gerada pela indutância parasita.

Observando as formas de onda obtidas na Figura 136, verifica-se que a tensão de pico a pico medida é superior à tensão V_{cc} e isto deve-se à quantidade de harmónicos que as formas de onda contêm, formando uma tensão variável no terminal neutro que é a referência para as medições. De forma a verificar isto, foi utilizado o terminal de neutro da fonte CC (0 V) e obteve-se a forma de onda apresentada na Figura 135. Desta forma, como pode ser verificado pela figura, a tensão de pico a pico da onda corresponde à tensão V_{cc} .




Figura 135. Tensão de fase com terminal de neutro de 0 V

Apesar das formas de onda apresentadas nas Figura 136a) e Figura 136b) se assemelharem a uma forma de onda sinusoidal, a sua forma deve-se ao conjunto de harmónicos que contém. Na Figura 136c) e Figura 136d), estão apresentados os espectros de frequência obtidos pelo osciloscópio digital, para a frequência de 1 e 70 Hz, respetivamente. Através destes espectros, verificou-se que para a frequência de 1 Hz e 70 Hz, a frequência fundamental de ambos sinais apresentam uma amplitude de 56,23 V. Isto permite concluir que a restante tensão é espalhada nos harmónicos múltiplos destas frequências.

No espectro apresentado na Figura 136f) é possível identificar os harmónicos correspondentes à frequência de portadora para a frequência de 70 Hz. E como referido na subsecção 3.7, referente à análise harmónica, verifica-se que estão centrados à frequência normalizada m_f e seus múltiplos.

Analisando o espectro de frequências para a tensão de fase de 1 Hz, determinou-se uma atenuação do harmónico de maior amplitude em relação à componente fundamental de 4,16 vezes, estando localizado à frequência de 230 Hz. Para a tensão de fase de 70 Hz verifica-se uma atenuação de 3,16 vezes e o harmónico de maior amplitude corresponde ao primeiro gerado pela onda portadora.

Através da análise dos espectros, conclui-se a existência de harmónicos pares e impares para as duas frequências.




Figura 136. Resultados obtidos sem filtro e com $ma=1$: a) tensão de fase para 1 Hz; b) tensão de fase para 70 Hz; c) e e) espectro de frequências para 1 Hz; d) e f) espectro de frequências para 70 Hz

Atendendo agora às tensões de linha e sem utilização de filtro, para a frequência de 70 Hz e para um índice de modulação de amplitude de 1 obteve-se a forma de onda presente na Figura 137.




Figura 137. Tensão de linha para 70 Hz e $m_a=1$

Como se pode observar, esta figura assemelha-se a uma forma de onda quadra e a sua tensão de pico é 168 V. No entanto, tendo em consideração a tensão máxima para esta técnica de modulação sem utilização do filtro, como a tensão é composta, o seu valor máximo seria V_{cc} , o que corresponde a 154 V. Atendendo ao resultado obtido, mais uma vez se percebe que a indutância parasita, bem como os harmónicos gerados influenciam a forma de onda resultante.

Na Figura 138 está apresentado o espectro de frequências para a forma de onda apresentada na Figura 137.




Figura 138. Espectro de frequências da tensão de linha para a frequência de 70 Hz e $m_a=1$

Através do espectro apresentado na Figura 138a), verifica-se a maior amplitude para a frequência fundamental, cujo valor é de 97,72 V. Devido a isto pode-se referir que a tensão restante está espalhada pelas frequências múltiplas do sinal.

No espectro da Figura 138b) pode-se observar os harmónicos correspondentes à frequência da portadora e, como se pode conferir, estes são os harmónicos de maior amplitude, atingindo uma tensão de 33.88 V.

Através da análise dos espectros apresentados determinou-se que, em relação à componente fundamental, a maior amplitude dos harmónicos é menor 2.88 vezes.

Em relação à forma de onda de corrente para a frequência de 70 Hz e para $m_a = 1$, quando o motor está a arrancar, obteve-se a forma de onda apresentada na Figura 139. Esta forma de onda foi obtida utilizando o FLUKE 124 juntamente com o *software* FlukeView.




Figura 139. Ilustração da corrente na carga para 70 Hz e $m_a=1$

Como se pode observar pela figura, sem utilização de filtro, verifica-se que quando o motor arranca a corrente atinge um pico máximo de 5.6 A.

Em relação à forma de onda de corrente obtida pode-se afirmar que apresenta uma elevada qualidade em relação a tensão gerada sem filtro. E isto pode ser verificado pelo espectro de frequências da forma de onda de corrente obtido pelo *software* do FLUKE 124 e apresentado na Figura 140. Como se pode verificar é obtido um DHT de 2.50%.




Figura 140. Espectro de frequências para forma de onda de corrente

8.2.2. RESULTADOS OBTIDOS COM UTILIZAÇÃO DO FILTRO

Utilizando o filtro projetado no capítulo de simulações, determinou-se as formas de onda para as diferentes frequências e índices de modulação de amplitude.

Como se poderá observar pelas figuras da forma da tensão de fase e tensão de linha, existem picos de tensão cuja origem está na indutância parasita e indutância do filtro devido às comutações dos IGBTs. Assim, as medidas resultantes do osciloscópio não serão tomadas em consideração.

8.2.2.1. RESULTADOS OBTIDOS PARA FREQUÊNCIA DE 1 Hz

Para a frequência de 1 Hz com índice de modulação de amplitude de 0.1 e 1 são obtidas as tensões de fase, apresentadas na Figura 141a) e Figura 141b). Analisando as tensões de fase obtidas para a frequência de 1 Hz, excluindo os picos de tensão, verifica-se que estas se aproximam de uma onda sinusoidal.

Como é possível observar, para $m_a = 0.1$, a tensão eficaz aparece com um ponto de interrogação e para além disso, a tensão de pico a pico é apresentada com um valor superior ao máximo sinusoidal. Estes resultados são influenciados pelos picos de tensão gerados pela indutância do filtro e pela indutância parasita, devido a isto estes resultados não deverão ser tomados em consideração. Para $m_a = 1$ acontece o mesmo.

Atendendo apenas à componente sinusoidal (excluindo os picos de tensão), verifica-se maior DHT para $m_a = 1$. Este resultado deve-se à utilização do mesmo número de pontos para gerar uma forma de onda de maior amplitude, assim, à medida que se diminui a amplitude, o sinal torna-se de maior qualidade.

Excluindo ainda os picos de tensão, através da forma de onda obtida para $m_a = 1$, verifica-se que a tensão de pico a pico corresponde aproximadamente à tensão V_{cc} , sendo que o seu máximo corresponde a $V_{cc}/2$.

Em relação aos espectros apresentados na Figura 141c) e Figura 141d), verifica-se que a componente fundamental apresenta a maior amplitude, sendo que para $m_a = 0.1$ e $m_a = 1$ se determinou uma amplitude de 6.16 e 43.15 V, respetivamente. Para além disso, analisando os espectros, determinou-se uma relação de amplitudes entre a componente fundamental e o harmónico de maior amplitude, de 3,78 vezes para $m_a = 0.1$ e 6.99 vezes para $m_a = 1$. Por fim, devido à utilização do filtro verifica-se que os harmónicos correspondentes à frequência da portadora e os restantes harmónicos de ordem elevada foram atenuados.




Figura 141. Tensões de fase para 1 Hz: a) $ma=0.1$; b) $ma=1$; c) espectro de frequências para $ma=0.1$; d) espectro de frequências para $ma=1$.

Na Figura 142 estão representados os primeiros harmônicos de maior amplitude para a tensão de fase com $m_a = 1$.




Figura 142. Harmônicos de maior amplitude para tensão de fase a 1 Hz com $m_a=1$

Atendendo aos onze primeiros harmônicos do sinal e utilizando a equação (36), para $m_a = 1$ e $m_a = 0.1$, determinou-se uma taxa de distorção harmônica total da tensão de fase de 17.0% e de 5.21%, respetivamente. Estes resultados permitem afirmar que para menores índices de modulação de amplitude o sinal apresenta maior qualidade.

Para a frequência de 1 Hz foi, também, feita uma análise dos resultados obtidos para a sua tensão de linha. Esta análise permite fazer uma comparação aos harmônicos existentes entre a tensão de fase e a tensão de linha.

A tensão de linha obtida para o sinal de referência com frequência de 1 Hz e $m_a = 1$ está apresentada na Figura 143a). Como se pode verificar pela figura, a forma de onda apresenta-se como uma onda sinusoidal de amplitude de cerca de 125 V.

Através da análise do espectro de frequências para a forma de onda obtida, apresentado na Figura 143b), verifica-se que o harmónico de maior amplitude corresponde ao 5º e a sua amplitude é de 11.74 V, com isto determinou-se uma atenuação em relação à componente fundamental de 6.6 vezes.




Figura 143. Tensão de linha: a) Forma de onda; b) espectro de frequências

Tendo em consideração os resultados do espectro de frequências, apresentado na Figura 143b), foi elaborado o gráfico presente na Figura 144 que permite perceber quais os harmónicos com maior amplitude presentes na tensão de linha.




Figura 144. Harmónicos de maior amplitude para tensão de linha a 1 Hz com $m_a=1$

Por comparação dos gráficos que apresentam as maiores amplitudes dos harmónicos existentes em cada uma das tensões estudadas, verifica-se, tal como mencionado na secção 3.7 do capítulo 3, que os harmónicos ímpares múltiplos de três não aparecem nas tensões de linha e ainda, devido a isto, também se conclui que os harmónicos múltiplos de três são idênticos em amplitude e em fase.

Com os resultados obtidos e tendo em consideração os onze primeiros harmônicos do sinal, determinou-se, através da equação (36), para a tensão de linha com $m_a = 1$ um DHT de 16.4%.

8.2.2.2. RESULTADOS OBTIDOS PARA FREQUÊNCIA DE 70 HZ

Para a frequência de 70 Hz, foram também obtidos resultados para um índice de modulação de amplitude de 0.1 e 1. As formas de onda de tensão de fase para ambos os índices de modulação de amplitude estão apresentadas na Figura 145a) e Figura 145b), respetivamente. Para além destas formas de onda, são também apresentados os espectros de frequência para as formas de onda obtidas.

Como se pode observar pelas formas de onda obtidas, tal como para a frequência de 1 Hz, são obtidos picos de tensão que influenciam as medidas efetuadas pelo osciloscópio. Na Figura 145a) está representado a tensão de fase para $m_a = 0.1$ e como se pode perceber a frequência e a tensão eficaz não correspondem à forma de onda apresentada.

Excluindo os picos de tensão obtidos devido às variações de tensão na indutância do filtro e parasita, verifica-se para $m_a = 0.1$ maior qualidade do sinal. Isto deve-se, como já referido para a frequência de 1 Hz, ao mesmo número de pontos para diferentes amplitudes, sendo que para maiores amplitudes o espaçamento entre pontos é maior.

Analisando os espectros obtidos para ambos índices de modulação apresentados na Figura 145c) e Figura 145d), verifica-se a maior amplitude para a frequência da componente fundamental. Sendo que para $m_a = 0.1$ e $m_a = 1$ obteve-se, respetivamente, uma amplitude de 5.88 e 38.9 V. Para além disso, na mesma ordem, determinou-se uma atenuação de 2.74 e 14.43 vezes do harmónico de maior amplitude em relação à componente fundamental.




Figura 145. Tensão de fase para 70 Hz: a) para $m_a=0.1$; b) para $m_a=1$; c) espectro de frequências para $m_a=0.1$; d) espectro de frequências para $m_a=1$.

Em relação aos harmônicos correspondentes à frequência da portadora, presentes nos resultados obtidos sem utilização do filtro, verificou-se que foram atenuados, deixando de ser os harmônicos de maior amplitude.

Atendendo à qualidade do sinal, utilizando apenas os onze primeiros harmônicos e a equação (36), determinou-se para $m_a = 0.1$ um DHT de 4.34% e para $m_a = 1$ determinou-se um DHT de 7,30%. Os resultados obtidos pelo analisador de potência FLUKE 43B para $m_a = 0.1$ e $m_a = 1$ estão apresentados na Figura 153a) e Figura 153b) do Anexo A, respetivamente. Note-se que são obtidos resultados de DHT diferentes, todavia deve-se ao número de harmônicos utilizados para o cálculo.

Atendendo, agora, às tensões de linha para a frequência de 70 Hz e $m_a = 1$, obteve-se a forma de onda apresentada na Figura 146a). Como se pode observar, esta

forma de onda contém picos de tensão, tal como nas outras formas de onda obtidas anteriormente, mas como a tensão de linha corresponde à tensão composta verifica-se um pico máximo de $V_{cc}/2 \times \sqrt{3}$.




Figura 146. Tensão de linha: a) forma de onda; b) espectro de frequência

O espectro da forma de onda obtida encontra-se na Figura 146b). Através deste espectro verifica-se a maior amplitude para a componente fundamental. Ainda, através deste espectro, foi possível determinar uma atenuação entre a maior amplitude do harmónico e a componente fundamental de 13.18 vezes.

Através dos espectros obtidos, utilizando apenas os 11 primeiros harmónicos, determinou-se um DHT de 7.75%. Os resultados obtidos através do analisador de rede FLUKE 43B estão apresentados na Figura 153c). Através deste espectro pode-se verificar que a distorção harmónica total é superior à obtida utilizando os onze primeiros harmónicos.

As formas de onda da tensão de fase que geram o sistema trifásico estão apresentadas na Figura 147. Assim, é possível verificar o desfasamento entre as três tensões bem como a amplitude do sinal resultante do inversor.




Figura 147. Sistema trifásico de tensões de fase

Por fim, é de referir que a utilização do motor como carga veio diminuir os picos de tensão verificados na carga trifásica, sendo possível verificar na Figura 148.




Figura 148. Tensão de fase para 70 Hz e $m_a=1$

Em relação à forma de onda de corrente, quando é utilizado o filtro e a carga trifásica correspondente ao motor a arrancar, obteve-se, para a frequência de 70 Hz e índice de modulação de amplitude de 1, a forma de onda apresentada na Figura 149. Como se pode observar, o pico desta forma de onda é de 3.92 A. Para além disso, verifica-se que a onda de corrente apresenta elevada qualidade, todavia pode ser verificado pelo espetro de frequências da Figura 150, no qual se pode ler um DHT de 2.95%.




Figura 149. Forma de Onda de Corrente a 70 Hz e $m_a=1$




Figura 150. Espectro da forma de onda de corrente

Analisando os resultados obtidos da corrente nas simulações efetuadas, verificou-se que a corrente máxima atingida na implementação é inferior à obtida em simulação. Este desvio do valor de corrente entre a simulação e a prática permite concluir que o modelo equivalente simplificado introduz algum erro. No entanto outros fatores podem também influenciar os resultados obtidos sendo eles que o motor corresponde a uma carga elétrica desequilibrada e erros de leitura ao fazer os ensaios do motor.

De uma forma geral, a utilização do filtro permitiu uma substancial melhoria na qualidade do sinal de tensão, permitindo uma atenuação de 14.43 vezes quando comparada a componente fundamental de 70Hz com o maior harmónico. No entanto, no que se refere à forma de onda de corrente não se verificou melhorias significativas da forma de onda. Por fim, como desvantagem, a utilização do filtro permitiu uma elevada queda de tensão, diminuindo assim a tensão entregue à carga.

9. CONCLUSÕES E PERSPETIVAS FUTURAS

Ao longo deste projeto foram sendo apresentadas conclusões que permitiram sustentar as opções de desenvolvimento efetuadas. Assim, nesta última secção é realizada uma síntese das principais conclusões, consequências e relevância do trabalho realizado e perspetivados futuros desenvolvimentos.

Durante o estudo das técnicas de modulação de PWM, concluiu-se que a técnica de SHE, apesar de ser adequada para aplicações de potências elevadas, não é adequada para aplicações em que se pretende obter formas de tensão de baixa frequência. Isto porque para baixas frequências o sinal de saída irá aparecer com elevado DHT devido aos harmónicos de ordem baixa.

Através das simulações realizadas, quando comparados os resultados obtidos para um sinal de referência de 70 Hz com o sinal de referência de 1 Hz, verifica-se uma maior distorção harmónica para o sinal de 1 Hz, enquanto para maiores frequências verifica-se melhoria na qualidade do sinal. Para além disso, a amplitude do sinal determina a qualidade deste, sendo que para menores índices de amplitude do sinal de referência, verifica-se maior distorção.

Ainda através das simulações verificou-se que a forma de onda de corrente apresenta elevada qualidade quando não é utilizado o filtro. Devido a isto concluiu-se que o filtro projetado influencia ligeiramente na forma de onda de corrente.

Através dos resultados obtidos por simulação bem como pelos resultados obtidos pela implementação, verificou-se, como mencionado no capítulo 3 sobre a técnica de modulação de SPWM, que a máxima tensão de saída é de $V_{cc}/2$.

Atendendo à técnica de SPWM implementada em microcontrolador, em que são utilizados pontos guardados em memória para formar uma onda sinusoidal, concluiu-se que para menores índices de modulação de amplitude, melhor se torna a qualidade do sinal gerado. Isto deve-se ao mesmo número de pontos utilizados para formar uma onda sinusoidal de maior e menor amplitude.

Em relação aos espectros de frequência para as formas de onda geradas, verificou-se a presença de harmónicos pares e ímpares nas tensões de fase. Concluiu-se que os harmónicos múltiplos de três são iguais em fase e amplitude na tensão de fase e que estes não aparecem nas tensões de linha. Para além disso, verificou-se a formação de harmónicos correspondentes à frequência do sinal de portadora.

Atendendo à utilização do filtro projetado, verifica-se uma substancial melhoria na qualidade da forma de onda de tensão, no entanto verifica-se uma elevada queda de tensão em relação à componente fundamental gerada sem utilização do filtro. Devido a isto conclui-se que a melhor forma de se obter uma boa qualidade do sinal é aumentar a frequência do sinal de portadora, reduzindo assim a necessidade do filtro.

No que se refere à qualidade da forma de onda de corrente gerada quando se utiliza o filtro e quando não se utiliza, verificou-se que a sua qualidade pouco difere. Devido a isto, para sistemas em que o que interessa é a forma de corrente, concluiu-se que não é necessário a utilização do filtro. Uma vez que o motor corresponde a uma carga em que a corrente é o fator que tem de ser sinusoidal, a utilização do filtro no inversor para alimentação desta carga é apenas fonte de perdas. No caso de utilização para uma rede de distribuição, como seria necessário um transformador, a utilização do filtro mais uma vez seria desnecessária. Apenas seria utilizado o filtro numa situação em que fosse muito importante a forma de onda de tensão.

Em relação aos futuros desenvolvimento, seria necessário projetar um circuito de proteção de curto-circuito na carga do inversor, o qual iria permitir que os dispositivos não sofressem danos.

Ainda como melhoria, poder-se-ia aproveitar mais eficientemente a fonte de tensão CC adicionando um sinal de sequência zero. Com isto seria possível obter uma tensão máxima de saída superior à tensão $V_{cc}/2$.

Por fim, um outro futuro desenvolvimento seria a introdução da técnica ZVZCS. Com isto não seriam necessários circuitos de *snubber* e os IGBTs iriam deixar de ter problemas de aquecimento.

Referências Documentais

- [1] Wilamowski, Bogdan M.; Irwin, J. David — *The Industrial Electronics Handbook: POWER ELECTRONICS AND MOTOR DRIVES*. 2^a ed. CRC Press Taylor & Francis Group, 2001. ISBN 978-1-4398-0285-4
- [2] Rashid, Muhammad H. — *POWER ELECTRONICS HANDBOOK: DEVICES; CIRCUITS, AND APPLICATIONS*. 3^a. ed. Florida. Ed. H.B, 2011. ISBN 978-0-12-382036-5.
- [3] Bellini, Armando; Bifaretti, Stefano – *Modulation Techniques for Three-Phase Four-Leg Inverters*. Proceedings of the 6th WSEAS International Conference on Power Systems. 2006. Disponível na internet:
<http://www.labplan.ufsc.br/congressos/wseas/papers/517-139.pdf>
- [4] Emadi, Ali; Nasiri, Abdolhosein; Bekiarov, Stoyan B — *UNINTERRUPTIBLE POWER SUPPLIES AND ACTIVE FILTERS*. CRC Press LLC. Florida, 2005. ISBN 0-8493-3035-1
- [5] Newton C Braga — *Controle direto de motor AC trifásico para máquinas de lavar*. Instituto Newton C. BRAGA. [Consult. 5 Maio 2013]. Disponível na internet:
<http://www.newtoncbraga.com.br/index.php/automacao-predial/2830-mec061.html>
- [6] Pinto, André Filipe Coelho — *Conversor DC-AC de um só andar para sistemas fotovoltaicos*. Lisboa: Instituto Superior Técnico, 2009. Dissertação de Mestrado. [Consult. 7 Maio 2013] Disponível na internet:
<<https://dspace.ist.utl.pt/bitstream/2295/577053/1/TESE.pdf>>
- [7] Waltrich, Gierri — *ESTUDO E IMPLEMENTAÇÃO DE UM INVERSOR MULTINÍVEL TRIFÁSICO EM CASCATA EMPREGANDO SUB-CÉLULAS DE COMUTAÇÃO*, 2009. Universidade Federal de Santa Catarina. Projeto para obter grau Mestre em Engenharia Elétrica. [Consult. 15 Maio 2013]. Disponível na internet: <https://repositorio.ufsc.br/handle/123456789/92865?show=full>
- [8] Marques, Victor Emanuel Lima — “*Análise da Cadeia de Tracção de um veículo de Metro ligeiro alimentado a corrente contínua*”, 2006. Porto. Faculdade de Engenharia do Porto. Projeto/Seminário.
- [9] Silva, Catarina; Braegger, Rute; Silva, Susana — *FACTS e a Estabilidade: Dinâmica e Estabilidade de Sistemas Eléctricos*, 2005. [Consult. 17 Maio 2013]. Disponível na internet: <http://pt.scribd.com/doc/55097783/FACTS-e-Estabilidade>
- [10] Lai, Loi Lei — *Power System Restructuring and Deregulation: trading, performance, and information technology*. Jhon Wiley & Sons Ltd, 2001. ISBN 0-47149500-x

- [11] Cavaliere, Carlos André Carreiro — *Análise de STATCOM Operando em Sistemas Desbalanceados*, 2001. Rio de Janeiro. [Consult. 22 Maio 2013]. Disponível na internet: <http://www.pee.ufri.br/teses/textocompleto/2001074001.pdf>
- [12] Ribeiro, Enio Roberto — *FILTROS ATIVOS SÉRIE PARA A COMPENSAÇÃO DE HARMÔNICOS DE TENSÃO*, 2003. Universidade Federal de Santa Catarina. Projeto para grau de Doutor em Engenharia Elétrica. [Consult. 22 Maio 2013]. Disponível na internet: <https://repositorio.ufsc.br/bitstream/handle/123456789/85123/194129.pdf?sequence=1>
- [13] *Power Quality Filters PQFI – PQFM – PQFS: Improving Power Quality for efficiency and reliability*. ABB, 2GCS304019A0070-PQF Pamphlet_2.pdf [Consult. 25 Maio 2013]. Disponível na internet: [http://www05.abb.com/global/scot/scot209.nsf/veritydisplay/fe1e4b47a03585e2852578df006931c1/\\$file/1sxp982003d0201.pdf](http://www05.abb.com/global/scot/scot209.nsf/veritydisplay/fe1e4b47a03585e2852578df006931c1/$file/1sxp982003d0201.pdf)
- [14] Mazumdar, Joy; Koellner, Walter — *Interfaces Issues of Mining Haul Trucks Operating on Trolley Systems*. Applied Power Electronics Conference and Exposition (APEC), 2010. p.1158-1165. IEEE. ISSN 1048-2334
- [15] Hava, Ahmet M.; Kerkman, Russel J.; Lipo, Thomas A. — *Simple Analytical and Graphical Methods for Carrier-Based PWM-VSI Drives*. Power Electronics, IEEE Transactions on. Vol. 14, nº. 1 (1999), p. 49-61. IEEE. ISSN 0885-8993
- [16] Ioan, Aleodor; Alecsa, Bogdan — *FPGA Implementation of a Sinusoidal PWM Generator with Zero Sequence Insertion*. Advanced Topics in Electrical Engineering (ATEE), 2011 7th International Symposium on, (2011), p.1-4. IEEE. ISSN 2068-7966
- [17] Kim, Jang-Hwan; Sul, Seung-Ki — *A Carrier-Based PWM Method for Three-Phase Four-Leg Voltage Source Converters*. Power Electronics, IEEE Transactions on. Vol. 19 (2004), p. 66-75. IEEE. ISSN 0885-8993
- [18] Nachiappan, Alamelu; K., Sundararajam; V., Malarselvam — *Current Controlled Voltage Source Inverter Using Hysteresis Controller And PI Controller*. Power, Signals, Controls and Computation (EPSCICON), 2012 International Conference on, (2012), p. 1-6. IEEE. ISBN 978-1-4673-0446-7
- [19] Mohapatram Mohamayee; Babu, B. Chitti — *Fixed and Sinusoidal-Band Hysteresis Current Controller for PWM Voltage Source Inverter With LC Filter*. Students' Technology Symposium (TechSym), 2010 IEEE. (2010), p. 88-93. IEEE. E-ISBN 978-1-4244-5974-2
- [20] Ota, João I. Y.; Villalva, Marcelo G.; Sato, Fujio; Ruppert, Ernesto — *3-D Space Vector PWM Implementation for Four-Leg Voltage Source Inverter*. Power Electronics Conference (COBEP), 2011 Brazilian. (2011), p. 79-86. IEEE, 2011. UNICAMP. ISSN 2175-8603
- [21] Hart, W. Daniel — *ELETRÔNICA DE POTENCIA*, 1ª ed. Ed. Prentice Hall, 2001. ISBN 84-205-3179-0

- [22] J Um, K. — *IGBT BASIC II*, 2002. Application Note 9020, FARCHILD SEMICONDUCTOR
- [23] Zhang, Yi; Sobhani, Saed; Chokhawala Rahul — *Snubber Considerations for IGBT Applications*. International Rectifier Applications Engineering, Kansas.
- [24] *Protection Circuit Design*, 2011. Fuji Electric Co., Ltd.
- [25] Ahmed K.H.; Finney S. J.; Williams B. W. — *Passive Filter Design for Three-Phase Inverter Interfacing in Distributed Generation*. Compatibility in Power Electronics, 2007. CPE '07. (2007), p.1-9. IEEE. E-ISBN 1-4244-1055-X
- [26] Bocchiola Cesare — *Design of the Inverter Output Filter for Motor Drives with IRAMS Power Modules*, International Rectifier. Application Note AN- 1095.
- [27] Hiraki, Eiji; Fujii Yuma; Tanaka, Toshihiko; Nakaoka, Mutsuo — *Zero-Voltage and Zero-Current Soft-Switching PWM Inverter with a Single ARDCL Cell*. Power Electronics Specialists Conference, 2005. PESC '05. IEEE 36th.(2005), p.798-803. IEEE. ISBN 0-7803-9033-4
- [28] Popescu Marian — ELECTRO SCHMATICS [Consult. 18 Jul. 2013]. Disponível na internet: <http://www.electroschematics.com/6529/7400-datasheet/>
- [29] *Datasheet—FOD3180 2A Output Current, High Speed MOSFET Gate Driver Optocoupler*, 2008. Rev. 1.0.6. Fairchild Semiconductor Corporation
- [30] *Datasheet —Miniature, 2W, Isolated UNREGULATED DC/DC CONVERTERS*, 2010. Texas Instruments Incorporated
- [31] *Datasheet —Voltage Transducer LV 25-P*, 2012. Ver. 18. LEM

Apêndice A. Resultados dos ensaios económicos com separação de perdas para o motor trifásico – ensaio em vazio

Numa fase inicial, o motor é colocado a rodar à tensão nominal e são feitas as medições da corrente por linha, potência consumida e velocidade de rotação. Na Tabela 11 estão apresentados os resultados à tensão nominal.

Tabela 11 Resultados à tensão nominal

	I_{10A}	I_{10B}	I_{10C}	n_s	n_0	R1 medido	
U_{1nc} (v)	(A)	(A)	(A)	(rpm)	(rpm)	P_{10}	(Ω)
380.6	2.31	2.45	2.18	1500	1498.6	196.7	5.2
Corrente							
média (A)		2.31					

Posteriormente, a tensão é reduzida ciclicamente em 20 V e regista-se os resultados obtidos. O registo de resultados é efetuado até se verificar uma inversão da tendência da corrente, ou seja, em vez de baixar começar a subir.

Durante o ensaio verificou-se que o motor é desequilibrado por isso foi necessário proceder à medição da potência por fase. Devido a isto, a potência total consumida é o somatório da potência das três fases.

A partir dos resultados obtidos na Tabela 12, juntamente com a equação (58), determinam-se as perdas mecânicas. Estas perdas correspondem ao cruzamento da linha de tendência com o eixo das ordenadas quando num gráfico se relaciona P'_0 com U^2 ou quando se relaciona P'_0 com U .

$$P'_0 = p_{Fe} + p_{mec} = P_0 - 3R_1 I^2 \quad (58)$$

Os resultados obtidos do ensaio em vazio estão apresentados na Tabela 12.

Tabela 12 Resultados para ensaio em vazio

U (V)	U^2 (V)	P_{10C} (W)	P_{10B} (W)	P_{10C} (W)	P_0 Total (W)	I_{01} (A)	I_{02} (A)	I_{03} (A)	n (rpm)
220	48400	94.40	57.80	44.50	196.70	2.29	2.47	2.21	1498.60
200	40000	73.80	44.80	20.60	139.20	1.79	2.01	1.47	1499.00
180	32400	57.40	32.60	17.20	107.20	1.50	1.65	1.43	1498.60
160	25600	44.70	25.40	15.40	85.50	1.26	1.40	1.21	1499.10
140	19600	35.30	21.50	6.00	62.80	1.04	1.23	1.03	1497.40
120	14400	28.70	15.90	4.80	49.40	0.87	1.03	0.84	1495.80
100	10000	22.10	12.50	3.30	37.90	0.71	0.86	0.67	1497.10
80	6400	15.80	8.60	3.20	27.60	0.57	0.66	0.51	1496.10
60	3600	10.00	7.30	3.00	20.30	0.41	0.51	0.39	1494.50
40	1600	6.90	3.80	3.30	14.00	0.31	0.33	0.22	1488.80
20	400	4.73	2.79	2.91	10.43	0.25	0.21	0.17	1450.10

Nas Figura 151 e Figura 152 estão apresentados os gráficos referentes às perdas mecânicas e perdas no ferro. Nos gráficos apresentados, a substituição de x, na linha de tendência, por zero define as perdas mecânicas. Fazendo a substituição de x por zero na linha de tendência de ambos os gráficos obtém-se um valor médio de perdas mecânicas de 8.086 watt.

As perdas no ferro são variáveis e estão relacionadas com o quadrado da tensão aplicada ao motor, sendo dadas pela relação $pFe \approx U_1^2$.

As perdas de Joule em vazio são determinadas pela equação (59). Através desta equação determina-se perdas de Joule do motor de 83.48 Watt.

$$pJ_{I0} = 3R_1 I^2 \quad (59)$$




Figura 151. Gráfico de relação P'_0 com U^2 para determinação de perdas




Figura 152. Gráfico de relação P'_0 com U para determinação de perdas

Após obtidas a perdas mecânicas e as perdas Joule, utilizando a equação (60) determina-se $\cos \varphi_0$.

$$\cos \varphi_0 = \frac{P_0}{\sqrt{3}U_{1nc} \cdot I_{10}} \quad (60)$$

Posto isto, utilizando as equações apresentadas em (61) determinam-se os parâmetros R_0 e X_m .

$$I_m = I_{10} \cdot \sin \varphi_0 \quad (61)$$

$$X_m = \frac{U_{1nc}/\sqrt{3}}{I_m}$$

$$I_a = I_{10} \cdot \cos \varphi_0$$

$$R_0 = \frac{U_{1nc}/\sqrt{3}}{I_a}$$

Nestas equações a nomenclatura utilizada está descrita a seguir.

- U_{1nc} - tensão nominal composta,
- P_0 - potência medida para a tensão composta,
- p_{mec} - às perdas mecânicas,
- pJ_{10} - perdas Joule para a linha um em vazio,
- I_a - corrente ativa para perdas no ferro,
- I_m - corrente de magnetização,
- X_m - reatância de magnetização, e
- R_0 – representa as perdas no ferro (Histerese e correntes de Foucault).

Através dos resultados obtidos, para o ensaio em vazio do motor trifásico obtém-se R_0 de 1373.53 Ω e X_m de 95.07 Ω .

Apêndice B. Resultados dos ensaios económicos com separação de perdas para o motor trifásico – ensaio com rotor travado

A segunda fase do ensaio do motor consiste na análise com o rotor travado. Após o rotor estar travado por intermédio de um travão ou mão, eleva-se a tensão de alimentação até se atingir a corrente nominal de linha do motor. Quando se atinge este valor, registam-se os dados referentes à tensão de alimentação composta, as correntes em cada linha e a potência absorvida por cada fase.

Na Tabela 13 estão representados os resultados obtidos para o ensaio de rotor travado.

Tabela 13 Resultados Com Rotor Travado

U_{1rtc} (V)	I_{1rtA} (A)	I_{1rtB} (A)	I_{1rtC} (A)	P_{1rtA} (W)	P_{1rtB} (W)	P_{1rtC} (W)	$P_{rt\ total}$ (W)
73.3	3.47	3.55	3.55	108	106.5	101.6	316.1
I_{med} (A)	3.52						

Uma vez que a corrente média não é igual à corrente nominal procedeu-se às devidas correções dadas pelas equações em (62). Nestas equações e nas equações apresentadas em (63), $p_{Jn} = P_{rt}$ corresponde às perdas de Joule nominais totais, U_{1rtnC} corresponde à tensão composta em curto-circuito obtida com a corrente nominal e I_{1n} corresponde à corrente nominal.

$$p_{Jn} = P_{rt} \left(\frac{I_{1n}}{I_{rt}} \right)^2 \quad (62)$$

$$U_{1rtnC} = U_{1rtc} \left(\frac{I_{1n}}{I_{rt}} \right)$$

Após efetuadas as respetivas correções, determina-se os parâmetros do circuito equivalente simplificado do motor. As equações que permitem determinar estes parâmetros estão apresentadas nas equações em (63).

$$\cos \varphi_{cc} = \frac{p_{fn}}{\sqrt{3} \cdot U_{1rtnc} \cdot I_{1n}} \quad (63)$$


$$\bar{Z}_{eq} = \frac{\frac{\bar{U}_{1rtc}}{\sqrt{3}}}{\bar{I}_{1n} \angle - \varphi_{cc}}$$

$$Req = Zeq \cdot \cos \varphi_{cc}$$


$$Xeq = Zeq \cdot \sin \varphi_{cc}$$

Após substituição dos dados obtidos e das correções efetuadas nas equações em (63) obtém-se uma resistência equivalente (Req) de 8.62 Ω e uma reatância equivalente (Xeq.) de 8.36 Ω .


Anexo A. Ilustração dos harmônicos obtidos para tensão de fase e composta para frequência de 70 Hz



a)



b)



c)

Figura 153. Espectros de frequência para sinal de frequência de 70 Hz: a) tensão de fase para $m_a=0.1$; b) tensão de fase para $m_a=1$; c) tensão de linha para $m_a=1$.

Histórico

- 7 de Outubro de 2013, Versão 1.0, 1080482@isep.ipp.pt